в вліво. УС4 виробляє зрушення регістра RGY на один розряд в ліво: i=i + 1.
За адресою 109 подається сигнал на УС5. УС5 виробляє завантаження RGZ: Z=Z + X або Z=Z + 0.
За адресами МК 104, 106, 108 повторюється дію адреси МК 102.
За адресами МК 105, 107, 109 повторюється дію адреси МК 103. При адресу МК 109 записується сигнал в РК.
ВИСНОВОК
Було розроблено арифметико-логічний пристрій (АЛП) яке повинно підходити під ряд заданих параметрів: множення двійкових чисел, з фіксованою точкою зі знаком, представлені в прямому коді. Вихідними даними є кількість розрядів (коди чисел): Мн=4 (0.0101); Мт=6 (0.101010), і алгоритм множення: на один розряд множника, починається з молодших розрядів множника, із зсувом приватного твори вліво.
Синтез АЛУ проходить у кілька етапів:
. Був обраний метод, за яким передбачалося виконання операції.
. Був складений словесний алгоритм відповідних дій.
. Після була побудована блок-схема алгоритму та визначено набір керуючих сигналів.
. Виходячи з алгоритму і формату вихідних даних, був визначений набір складових АЛУ елементів.
. Потім був визначений зв'язок між елементами і встановлений порядок функціонування пристрою.
. Була побудована тимчасова діаграма керуючих сигналів, які
Повинні були бути подані на АЛУ від пристрою керування.
СПИСОК використанням джерел
1. Архітектура комп'ютера. 5-е вид.- СПб .: Питер, 2010. - 884с.
2. Спиридонов В.В. Проектування структур АЛУ: Навчальний посібник.- СПб .: СЗПІ, 1992. - 72 с.
3. Луцик, Ю.А. Навчальний посібник з курсу «Арифметичні і логічні основи обчислювальної техніки»/Ю.О. Луцик .: Мінськ 2004-171 с.
