даних. Жодна команда не може зберігатися за адресою старше, ніж самий молодший адресу будь-якого слова даних. Це обмеження необхідно для запобігання перекриття адрес 32-розрядних і 48-розрядних слів. Команди повинні зберігатися, починаючи з молодшого адреси блоку.
Короткі 16-розрядні слова При зчитуванні 16-розрядних коротких слів в регістри ADSP-2106x слова автоматично розширюються до 32-розрядних чісел.16 старших розрядів заповнюються нулями або доповнюються по знаку. Це визначається значенням біта SSE в регістрі MODEL Якщо SSE = 0, то 16 старших розрядів заповнюються нулями. Якщо SSE = 1, то 16 старших розрядів доповнюються за знаком (винятком є зчитування короткого слова з регістра РХ - в цьому випадку старші розряди завжди заповнюються нулями).
Висновок
Процесор ADSP-21060 містить 4 Мбита статичної оперативної пам'яті, організованої як два блоки по 2 Мбита, які можуть конфигурироваться для різних комбінацій зберігання коду і даних. ADSP-21062 містить 2 Мбита пам'яті, 2 блоки по 1 Мбіт В одному циклі до кожного блоку пам'яті можуть незалежно звертатися ядро ​​процесора і пристрій введення-виведення або контролер DMA. Використання двухпортовой пам'яті і окремих шин дозволяє виконати за один цикл дві передачі даних з ядра і одну з пристрою введення-виведення.
Звернення до пам'яті може виконуватися до 16-розрядним, 32-розрядним або 48-розрядним словами. У ADSP-21060 пам'ять може містити максимум 128 кілослов 32-розрядних даних, 256 кілослов 16-розрядних даних, 80 кілослов 48-розрядних команд (і 40-розрядних даних) або комбінацію слів різної розрядності обсягом до 4 Мбіт. У ADSP-21062 пам'ять може містити максимум 64 кілослова 32-розрядних даних, 128 кілослов 16-розрядних даних, 40 кілослов 48-розрядних команд (і 40-розрядних даних) або комбінацію слів різної розрядності обсягом до 2 Мбіт. У ADSP-21061 пам'ять може містити максимум 32 кілослова 32-розрядних даних, 64 кілослова 16-розрядних даних, 16 кілослов 48-розрядних команд (і 40-розрядних даних) або комбінацію слів різної розрядності, об'ємом до 1 Мбита.
Підтримується формат зберігання 16-розрядних даних з плаваючою точкою, що подвоює кількість даних, які можуть зберігатися на кристалі. Перетворення між 32-розрядним форматом з плаваючою точкою і 16-розрядним форматом з плаваючою точкою виконується за допомогою однієї команди. p> Хоча кожен блок пам'яті може зберігати комбінації коду і даних, звернення до пам'яті виконується найбільш ефективно, коли в одному блоці зберігаються дані і для їх передачі використовується шина DM, а в іншому блоці - команди і дані, а для їх передачі використовується шина РМ. Таке використання шини DM і шини РМ - де кожній виділено блок пам'яті - гарантує виконання за один цикл двох передач даних. У цьому випадку команда повинна бути доступна з кеша. Передача операнда даних через зовнішній порт також відбувається за один цикл.
Інтерфейс зовнішньої пам'яті і периферійних пристроїв Зовнішній порт процесора ADSP-2106x забезпечує інтерфейс із зовнішньою пам'яттю і периферійними устройствамі.4 гігаслова зовнішнього адресного простору включаються до об'єднаного адресний простір ADSP-2106x. Роздільні шини на кристалі - адреси РМ, даних РМ, адреси DM, даних DM, адреси I/O і даних I/O - Об'єднуються в зовнішньому порте і утворюють зовнішню системну шину з одного 32-розрядної шиною адреси і однієї 48-розрядної шиною даних. Зовнішня SRAM може бути як 16, 32, так і 48-розрядної; розташований на кристалі контролер DMA автоматично упаковує зовнішні дані в слова відповідної розрядності: або 48-розрядні команди, або 32-розрядні дані. p> Адресація зовнішньої пам'яті полегшується за рахунок декодування старших адресних ліній для генерування сигналів вибору банку пам'яті. Для спрощення адресації динамічної оперативної пам'яті (DRAM) з сторінкової організацією генеруються окремі сигнали управління. Процесор ADSP-2106x використовує програмовані стану очікування при зверненні до зовнішньої пам'яті і сигнали квитування для зовнішньої пам'яті, щоб забезпечити інтерфейс з DRAM і периферійними пристроями з різною швидкодією.
