у команд (BRC). p align="justify">. Регістри початкової адреси, повторюваного блоку команд (RSA). p align="justify">. Регістри кінцевого адреси повторюваного блоку команд (REA). p align="justify">. Регістри розширення програмного лічильника (ХРС). p align="justify"> Програмний лічильник зберігає адресу поточної виконуваної команди. Після виконання чергової команди вміст лічильника PC збільшується на 1. Є ряд команд, що змінюють послідовність виконання команд. До них належать, зокрема, команди виклику підпрограм, повернення з підпрограми, команди переходів, а також повтору команди RPT. br/>
Глава 2. Сигнальні процесори фірми Analog Devices серії TigerSharc
процесор сигнал цифрової регістр
Компанія Analog Devices, Inc. (США) є світовим лідером у галузі розробки, проізводстава та реалізації високопродуктивних мікросхем обробки аналогових, цифрових та змішаних сигналів. Ця компанія є одним з провідних виробників цифрових сигнальних процесорів (DSP), крім цього пропонує розробникам нові рішення в цій галузі, випускаючи все більш швидкодіючі процесори, оновлюючи і удосконалюючи засоби розробки для них. В даний час розширена лінійка процесорів серії SHARC, випущені нові DSP серії Blackfin і TigerSHARCH. Постійно оновлюється і вдосконалюється програмне забезпечення VisualDSP. p align="justify"> Розглянемо такі ЦСП як ADSP-TS201S, ADSP-TS202S, ADSP-TS203S TigerSHARCH. 32-розрядні ЦСП з плаваючою точкою сімейства TigerSHARCH. br/>В
Характеристики:
Статична суперскалярна архітектура, дозволяє виконати 4 архітектури за такт.
Підтримка числових форматів: 8, 16, 32 - бітний з фіксованою крапкою; 32, 40 - бітний з плаваючою крапкою.
3,6 GFLOPS при 600 МГц тактовою частотою (1,67 нс командний цикл) - ADSP-TS201.
3,0 GFLOPS при 500 МГц тактовою частотою (2 нс командний цикл) - ADSP-S202/203.
24/12/4 Мбіт розташованої на кристалі пам'яті SRAM (ADSP-TS201/202/203).
14 каналів ПДП, що працюють без тактів очікування.
4 внутрішні 128-бітові шини даних забезпечують швидкість передачі даних 38,4 Гбайт/с - ADSP-TS202/203.
SIMD - один потік команд і багато потоків даних, поддрержівается двома обчислювальними блоками, кожен з яких складається з АЛП, помножувача, пристрої зсуву та реєстрового файлу 32 * 32 біт.
2 цілочисельні АЛУ для адресації.
Додатковий набір команд для додатків в області телекомунікацій.
Вбудована підтримка для SDRAM.
32/64 - бітний 1 Гбіт/с загальний інтерфейс дозволяє використовувати в багатопроцесорної системі до 8 процесорів без застосування додаткових мостів чи допоміжної логіки.
2 таймера.
4 LVDS порту зв'...
