течного уявлення назад в первісний. LUT4 являє собою табл. 1, тільки відсортовану по in. На рис. 2.2 (і) ADDR на вході таблиці і [ADDR] на виході показують, що значення, яке надійшло на вхід таблиці, розглядається в якості лінійного адреси елемента, який буде виданий на вихід таблиці, тобто [ADDR] - це вміст комірки таблиці за адресою ADDR.
Недоліками даної схеми є: великі розміри LUT-таблиць для великих підстав, при кожному вмиканні пристрою необхідно обчислювати значення таблиць і записувати їх в пам'ять. Головна перевага перед попередньою схемою - точність обчислень. Недолік великих LUT-таблиць можна уникнути, замінивши LUT3 на схему суматора, наведеного вище.
Також не можна виключати використання стандартних схем множення чисел з фіксованою комою. Їх застосування доцільне при малій розрядності операндів. На рис. 2.2 (г) приведена схема множення чисел I способом з ФЗ в ПК. Головним недоліком цієї схеми є після те, що після перемноження чисел, результат, що виходить за межі підстави, потребує корегування, тобто виділенні залишку від ділення.
Приклад: А=120=(59), В=104=(43), p=61.
А * В=(59 * 43) mod 61=2537 mod 61=(36).
У даному прикладі для отримання твору необхідно було б 41 раз відняти підставу 61 з 2537 або розділити 2537 на 61, що згодом призвело б до значного ускладнення схеми.
Виходячи з недоліків першої та третьої схем, в даному курсовому проекті використовується друга - схема помножувача Галуа.
Малюнок 2.2 (г) - Схема множення чисел I способом з ФЗ в ПК
3. Постановка завдання
Реалізувати модулярні суматор і помножувач на базі ПЛІС з наступними характеристиками:
· формат даних - 64-розрядні цілочисельні дані;
· вхідні дані надходять в СОК у форматі вектора складається з тринадцяти 6-розрядних значень, відповідно заданих підставах;
· вихідні дані також знаходяться в СОК;
· підключення до ПК через USB 2.0;
· суматор і помножувач розмістити на окремих / однієї ПЛІС фірми Altera;
· харчування ПЛІС 1,2 В, 5,0 В;
· розробити алгоритми функціонування суматора і помножувача;
· розробити алгоритми самотестування суматора і помножувача;
· провести перевірку працездатності розроблювального пристрою на контрольних прикладах.
4. Розробка суматора за модулем m
модулярних суматор повинен містити:
· два 78-розрядних вхідних регістри для прийому операндів з ШІВх,
· 78-розрядний регістр для видачі результату на ШІВих,
· двадцять шість 7-розрядних суматорів для складання та коригування операндів,
· тринадцять 7-розрядних мультиплексора.
Операнди надходять в суматор по 77-розрядної ШІВх і записуються у відповідні регістри. На першому сумматоре відбувається складання операндів, а на другому - корекція результату. Управління мультиплексором тобто вибір результату залежить від одиниці переносу, що виникає на другому сумматоре, якщо така виникла - знімається результат з...
