Теми рефератів
> Реферати > Курсові роботи > Звіти з практики > Курсові проекти > Питання та відповіді > Ессе > Доклади > Учбові матеріали > Контрольні роботи > Методички > Лекції > Твори > Підручники > Статті Контакти
Реферати, твори, дипломи, практика » Новые рефераты » Блок обчислювача для радіолокаційного вимірювача висоти і складових вектора швидкості

Реферат Блок обчислювача для радіолокаційного вимірювача висоти і складових вектора швидкості





align="justify"> В якості обчислювача потрібен процесор, що володіє достатньою продуктивністю, малим енергоспоживанням, низькою вартістю, послідовним портом SPI, можливістю здійснювати вбудований контроль всіх вузлів і блоків приемопередатчика і власний самоконтроль. Промисловість випускає 8, 16, 32 і 64 розрядні процесори. 8 і 16 розрядні - низькопродуктивні, а оскільки потрібні великі обчислювальні можливості, то найкращим рішенням буде 64 розрядний процесор. Крім того, важливим є наявність і якість засобів розробки та налагодження програм.

НТЦ «Модуль» виробляє 64 розрядний цифровий уніфікований приймач НВІС ЦУПП 1879ХК1Я, що не має вітчизняних аналогів. Для цього процесора є безліч бібліотек, прикладів застосування, асемблер, відладчик.

НВІС ЦУПП 1879ХК1Я використовується для створення уніфікованої апаратно програмної платформи цифрових програмних приймачів, включаючи:

багато системні навігаційні приймачі ГЛОНАСС / GPS / GALILEO / COMPASS;

приймачі цифрового радіомовлення (ЦРВ);

радіолокаційні приймачі;

приймачі сигналів стільникового зв'язку GSM, CDMA та ін;

інші завдання цифрової обробки сигналів.

До складу 1879ХК1Я входять:

тракт прийому аналогових сигналів (АЦП) та попередньої обробки сигналів (БП ПОС);

блок первинної цифрової обробки на основі двох процесорів NeuroMatrix ® NMC3 (DSP процесори);

процесор вторинної обробки ARM1176;

внутрішнє ОЗУ;

блоки синхронізації;

пристрій контролю JTAG;

порти введення-виведення.

Характеристики 1879ХК1Я:

Технологія виготовлення CMOS 90 нм;

Оброблювані сигнали смугою до 40 МГц;

Розрядність АЦП 12 біт;

Частота дискретизації до 85 МГц;

Кількість АЦП 4;

Кількість апаратних каналів БП ПОС 24;

Діапазон частот цифрового змішувача 0 - 40,96 МГц;

Крок перебудови цифрового змішувача 0,6 Гц;

Комплексний КИХ фільтр, програм. коефіцієнти 8/16 біт;

Комплексний КИХ фільтр число відводів 64 - 256;

Комплексний КИХ фільтр, темп видачі відліків 20,48 МГц;

Комплексний КИХ фільтр, кількість до 12;

Діапазон суматорів-накопичувачів 1 - 2048;

Кількість квадраторів 12; процесорний ядро ??NMC3 2 шт.; процесорний ядро ??ARM1176-JZF;

Обсяг ОЗУ 16 Мбіт;

Послідовні інтерфейси: 2 UART, SPI, USB2.0, 16 GPIO;

Інтерфейс з пам'яттю DDR1 32біт, до 166МГц, до 10,6 Гб / с;

Напруга живлення внутрішньої цифрової схеми 1,2 ± 0,1 В;

Напруга живлення зовнішніх буферів 3,3 ± 0,3 В,

, 5 ± 0,2 В;

Напруга живлення аналогових вузлів 1,2 В і 3,3 В;

Діапазон робочих температур від мінус 40 до плюс 70 0C;

Частота системного синхросигналу 81,92 ...


Назад | сторінка 8 з 28 | Наступна сторінка





Схожі реферати:

  • Реферат на тему: Розробка пристрою цифрової обробки сигналів
  • Реферат на тему: Цифровий КИХ-фільтр для частотної селекції вимірювальних сигналів
  • Реферат на тему: Проектування функціональної осередки обчислювального модуля в блоці цифрово ...
  • Реферат на тему: Пошукове проектування моделі ПЛІС для побудови системи цифрової обробки сиг ...
  • Реферат на тему: Аналіз алгоритмів цифрової обробки сигналів. Дослідження коригувальних зді ...