Тип регістраПочатковій станР1ВхідP1IN020hR/O-ВихідP1OUT021hR/WНе змінюєтьсяНапрямокP1DIR022hR/WСкидається после PUCПрапорець перериванняP1IFG023hR/WСкидається после PUCФронт переріванняP1IES024hR/WНе змінюєтьсяДозвіл перериванняP1IE025hR/WСкидається после PUCВібір функціїP1SEL026hR/WСкідається после PUCВібір Функції 2P1SEL2041hR/WСкідається после PUCВключення резістораP1REN027hR/WСкідається после PUCР2ВхідP2IN028hR/O-ВихідP2OUT029hR/WНе змінюєтьсяНапрямокP2DIR02AhR/WСкидається после PUCПрапорець перериванняP2IFG02BhR/WСкидається после PUCФронт переріванняP2IES02ChR/WНе змінюєтьсяДозвіл перериванняP2IE02DhR/WСкидається после PUCВібір функціїP2SEL02EhR/WСкідається после PUCВібір Функції 2P2SEL2042hR/WСкідається после PUCВключення резістораP2REN02FhR/WСкідається после PUC
3. Модулі сінхронізації
3.1 Модуль сінхронізації Basic Clock
Модуль сінхронізації Basic Clock дозволяє знізіті ВАРТІСТЬ кінцевої системи и Забезпечує наднізьке споживання пристрою. Вікорістовуючі один з трьох тактова сігналів, Які формуються модулем, користувач может досягнутості оптимального співвідношення продуктівності и енергоспожівання.
конфігурація модулю сінхронізації может буті здійснена програмно для роботи без Використання Додатковий зовнішніх ЕЛЕМЕНТІВ з одним зовнішнім транзистором чі з одним або двома зовнішнімі кварцового чі керамічнімі резонаторами.
Модуль сінхронізації містіть три джерела тактового сигналу: CLK - нізькочастотній / високочастотні генератор, Який может працювати з «годин» кварцовим резонатором чи зовнішнім сигналом частотою 32768 Гц або Зі звічайній кварцового / керамічнімі резонаторами чі зовнішнім сигналом сінхронізації частотою від 400 кГц до 16_МГц; - вбудований генератор з цифровим управлінням; - вбудований нізькочастотній генератор з наднізькім споживанням, Який працює на частоті 12 кГц. p>
Модуль сінхронізації формує три тактовий сигнал: - допоміжній тактовий сигнал. Джерело вібірається програмно: LFXT1CLK чі VLOCLK. При вікорістанні дільніка частота сигналу від Вибраного джерела зменшується в 1, 2, 4 чи 8 разів. Сигнал ACLK может програмно призначать для окрем періферійніх модулів; - основний тактовий сигнал. Джерело вібірається програмно: LFXT1CLK, VLOCLK чі DCOCLK. При вікорістанні дільніка частота сигналу від Вибраного джерела зменшується в 1, 2, 4 чи 8 разів. Сигнал MCLK вікорістовується для тактування CPU і системи; - додатковий тактовий сигнал. Джерело вібірається програмно: LFXT1CLK, VLOCLK чі DCOCLK. При вікорістанні дільніка частота сигналу від Вибраного джерела зменшується в 1, 2, 4 чи 8 разів. Сигнал SMCLK может програмно призначать для окрем періферійніх модулів.
На малюнку 7 зображена схема електрична функціональна модуля сінхронізації System Clock.
Малюнок 7 - Схема електрична функціональна модуля сінхронізації System Clock
3.2 Функціонування модуля сінхронізації
После сигналу PUC тактові сигналі MCLK и SMCLK формуються з DCOCLK, что має частоту около 1.1 МГц. Сигнал ACLK формується з LFXT1CLK, при цьом генератор LFXT1 працює в режімі LF з використаних вбудований конденсаторів (навантажувально Ємність - 6 пФ). Біті управління SCG0, SCG1, OSCOFF и CPUOFF регістра ...