Mбайт 2 - байт sibregmod100ssindexbase операнд1 В¬ операнд 2 В®
Рис. 10. Двохоперандних команда байтом mod r/m
Пристрій FPU має п'ять форматів команд, представлених на рисунку 9. У всіх форматах мінімальна довжина команди складає два байти і всі команди починаються з двійкового набору 11011, який виділяє клас команд пристрою FPU. Призначення та кодування представлених в коді команди полів наступне: - формат комірки пам'яті:
В· 00 - 32-бітове речовий;
В· 01 - 32-бітове ціле;
В· 10 - 64-бітове речовий;
В· 11 - 16-бітове ціле.
P - витяг з стека:
В· 0 - не витягати з стека;
В· 1 - витягувати з стека.
R - напрям операції:
В· R = 0 - результат повертається у вершину стека;
В· R = 1 - результат повертається в іншій (не в вершину) реєстр стека.
ST (i) - елемент реєстрового стека:
В· 000 - вершина стека;
В· ...
В· 111 - восьмий елемент стека.
КОП - код операції.
Поля MOD, r/m і SIB кодуються також, як і для базових команд процесора (див. вище).
В
Рис. 9. Формати команд блоку FPU
3. РОЗРОБКА СТРУКТУРИ ПРОЦЕСОРА
Процесор складається з операційного та керуючого автоматів, які пов'язані з основною і реєстрової пам'яттю. Для передачі інформації між окремими пристроями ЦВМ використовується магістраль М.
.1 Організація оперативної пам'яті
У ВП ємністю Е байтів зберігаються 16,32 і 64 - слова. Слово читається і записується в ОП тільки цілком за одне звернення до ОП. Адреса слова, до якого проводиться звернення, вказується на регістрі адреси основної пам'яті РгАОП. Довжина регістра РгАОП дорівнює log 2 E c , де Е з - ємність ОП в словах, рівна:
E c = E/L,
де L-довжина слова ОП в байтах.
Слово інформації, яке записується або читається з ОП, передається в РгІОП. Операція в ОП збуджується сигналами читання з ОП ЧТОП і записи в ОП ЗПОП. Момент закінчення операції в ОП відзначається сигналом z оп . Так як цикл основної пам'яті має тривалість більшу, ніж такт роботи процесора, то повинна забезпечуватися синхронізація роботи процесора і ОП за рахунок що чекають вершин мікропрограми.
.2 Регістрова пам'ять
Для збільшення швидкодії процесора застосовується РП, що складається з регістрів загального призначення (РОН). Рони використовуються як індекс - регістрів, базових регістрів, а також для зберігання слів і півслів, що беруть участь в операціях з фіксованою комою. Рони представляють собою 32-розрядні регістри і адресуються числами від 0 до 7, тобто регістри використовуються як для зберігання адрес, так і для зберігання самих операндів. Для звернення до сторонам у командах будь-якого формату відводяться 3-розрядне поле reg. p align="justify"> При виконанні операцій з плаваючою комою використовується блок FPU, що складається з восьми регістрів довжиною в 80 біт. Регістри мають адресну структуру, тобто адреса регістра вказується на 3-розрядному регістрі адреси РгАРОН. Операнд, який записується або вважається з РП, поміщається на регістр РгІРОН. Читання і запис слова ініціюється відповідно сигналами ЧТРП і ЗПРП. br/>
.3 Рекомендована структура процесора
Процесор складається з операційного та керуючого автоматів. Операційний автомат (блок операцій) служить для зберігання сукупності слів інформації, виконання набору мікрооперацій над ними і обчислення логічних умов. Основні зауваження з розробки блоку операцій наведені далі. p align="justify"> Керуючий автомат забезпечує необхідний порядок проходження мікроопер...
