В В В В В В В В В В В В В
мікроконтролерів СІМЕЙСТВА MCS-51
В
1. СТРУКТУРНА СХЕМА МИКРОКОНТРОЛЛЕРОВ СІМЕЙСТВА MCS-51
Основою мікроконтролера (див. рис. 1) є 8-ми бітове Арифметичне-логічний пристрій (АЛП). Пам'ять МК має Гарвардську архітектуру, тобто логічно розділена: на пам'ять програм - ПП (внутрішню або зовнішню), адресуемую 16-ти бітовим лічильником команд (СК) і пам'ять даних - внутрішню (Резидентна пам'ять даних - РПД) 128 (або 256) байт, а також зовнішню (Зовнішня пам'ять даних - ВПД) до 64 Кбайт. Фізично пам'ять програм реалізована на ПЗУ (доступна тільки з читання), а пам'ять даних - на ОЗП (Можливий запис і читання даних). p> Прийом та видача зовнішніх сигналів здійснюється через 4 восьмібітових порту Р0 .. Р3. При зверненні до зовнішньої пам'яті програм (ВПП) або пам'яті даних (ВПД) порти Р0 і Р2 використовуються як мультиплексированную зовнішня шина Адреса/Дані. Лінії порту Р3 можуть виконувати також альтернативні функції (Див. табл. 1). p> 16-ти бітовий регістр DPTR формує адресу ВПД або базовий адресу Пам'яті програм в команді перетворення Акумулятора. Регістр DPTR може також використовуватися як два незалежних 8-ми бітових регістра (DPL і DPH) для зберігання операндів. p> 8-ми бітовий внутрішній регістр команд (РК) приймає код виконуваної команди; цей код дешифрируется схемою управління, яка генерує керуючі сигнали (див. рис. 1).
Звернення до регістрів спеціальних функцій - РСФ (SFR - на рис. 1 вони обведені пунктирною лінією) можливо тільки з використанням прямий байтовой адресації в діапазоні адрес від 128 (80h) і більше.
В
Резидентна пам'ять даних (РПД) в перших моделях мікроконтролерів сімейства MCS-51 мала об'єм 128 байт. Молодші 32 байти РПД є одночасно і регістрами загального призначення - РОН (4 банку по 8 РОНов). Програма може звернутися до одного з 8-ми РОНов активного банку. Вибір активного банку РОНов здійснюється програмуванням двох біт в регістрі стану процесора - PSW.
Таблиця 1 - Призначення висновків MCS-51
№ вив.
Позначення
Призначення
1 .. 8
Р1 [0 .. 7]
8-ми бітовий квазідвунаправленние порт введення/виведення
9
RST
Сигнал скидання (активний рівень - високий);
Сигнал RST обнуляє: PC і більшість регістрів спеціальних функцій (SFR), забороняючи всі переривання і роботу таймерів; вибирає Банк РОНов 0; записує в порти Р0_Р3 "всі одиниці", готуючи їх на введення; записує код 07H в покажчик стека (SP);
10 .. 17
P3 [0 .. 7]
P3 [0]
P3 [1]
P3 [2]
P3 [3]
P3 [4]
P3 [5]
P3 [6]
P3 [7]
8-ми бітовий квазідвунаправленние порт введення/виводу; після запису в відповідний розряд "1" - виконує додаткові (альтернативні) функції:
Вхід послідовного порту - RxD;
Вихід послідовного порту - TxD;
Вхід зовнішнього переривання 0 - ~ INT0;
Вхід зовнішнього переривання 1 - ~ INT1;
Вхід таймера/лічильника 0 - Т0;
Вхід таймера/лічильника 1 - Т1;
Вихід стрибає. сигналу при записі в ВПД - ~ WR;
Вихід стрибає. сигналу при читанні з ВПД - ~ RD;
18, 19
X1, X2
Висновки для підключення кварцового резонатора або LC-контуру;
20
GND
Загальний висновок;
21 .. 28
P2 [0 .. 7]
8-ми бітовий квазідвунаправленние порт введення/виводу; або вихід адреси A [8_15] в режимі роботи із зовнішньою пам'яттю (ВПП або ВПД);
29
PME
Строб читання Зовнішньої Пам'яті Програм, видав-ється тільки при зверненні до зовнішнього ПЗУ;
30
ALE
Строб адреси Зовнішньої пам'яті (ВПП або ВПД);
31
ЕА
Відключення РПП, рівень "0" на цьому вході пе-РЕВОД МК на вибірку команд тільки з ВПП ;
39 .. 32
Р0 [0 .. 7]
8-ми бітовий двонаправлений порт вводу/виводу; при зверненні до Зовнішньої Пам&...
