Реферат
відмінюванні зовнішніх прістроїв з ПК за помощью шин та ISA та PCI
1. Будова шини ISA
Шина ISA (Industrial Standart Arhitecture) Вє Фактично стандартною шиною для персональних комп'ютерів типу IBM PC/AT и сумісніх з ними. На Основі ISA Створено більш Сучасні шини (EISA, PCI), Які мают подібні принципи роботи.
При опісі шини доцільно представіті комп'ютер як материнсько плату (Motherboard) i Зовнішні плати, Які взаємодіють между собою и ресурсами матерінської плати через шину ISA. Всі Пристрої шини можна поділіті на пасивні и Активні (ВЛАСНИК шини). У кожному момент годині у шини может буті Тільки один власник (центральний процесор, контролер прямого доступу до пам'яті, контролер регенерації пам'яті або зовнішня плата).
В
Рис.1. Основні Пристрої, что під'єднуються до ISA
Центральний процесор (ЦП, 8, 16, 32 розрядні дані) - є Основним задатчиком на шіні (за замовчуванням). Контролер ПДП и контролер регенерації пам'яті могут дива задатчиками на шіні, Тільки заздалегідь Заборона роботу ЦП. Процес Заборона роботи ЦП Полягає у віробленні сигналом запиту на ПДП и прийому сигналу підтвердження ПДП. p> Зовнішня плата (8 або 16 розрядні дані) - взаємодіє з Решті прістроїв через роз'єм на шіні ISA, 16 розрядно плата может ставаті задавачем (власником) на шіні для доступу до пам'яті або прістроїв Вступ/Виведення. Если ЦП є задатчиком на шіні, то зовнішня плата может функціонуваті Тільки в режімі пам'яті або пристрою вводу/виводу.
До шини ISA під'єднується такий Пристрій, як "Перестановнік байтів даних", Який дозволяє обмінюватіся Даними 16-розрядно и 8-розрядно прилаштовані.
Особлівість шини ISA в тому, что ее тактовий сигнал (8 МГц) НЕ співпадає з Тактова сигналом процесора, тому ШВИДКІСТЬ обміну по ній однозначно нижчих за ШВИДКІСТЬ обміну процесор-пам'ять.
ISA - це 16-розрядно системна МАГІСТРАЛЬ середньої швідкодії з розділенімі шинами даніх І Адреса, обмін здійснюється 8 и 16 розрядно Даними.
адресності простір при зверненні до пам'яті
максимально адресною простір при зверненні до пам'яті, підтрімуване шиною ISA, 16 Мб (24 Лінії адреси), альо НЕ ВСІ слоти підтрімують Повністю цею Адресні простір. Колі задатчик на шіні здійснює доступ до пам'яті на матерінській платі або до пам'яті, встановленої в слот, ВІН винен дозволяті сигналі-MEMR або-MEMW; апаратно на матерінській платі додатково дозволяються сигналі-SMEMR і-SMEMW, ЯКЩО Необхідна адреси знаходится в межах Першого мегабайта адресного простору. До 8-розрядно слотів підведені Тільки Лінії -SMEMR і-SMEMR, SD <7 ... 0> и SA <19 ... 0>. p> адресності простір для прістроїв вводу/виводу
максимально адресною простір для прістроїв Вступ/висновка, підтрімуване шиною ISA складає 64 Кб (16 адресних ліній). Всі слоти підтрімують 16 адресних ліній. Перші 256 адресу зарезервовані для прістроїв, розташованіх, як правило, на матерінській платі - регістрі контролера ПДП, контролера переривані, годинника реального годині, таймера-лічільніка и других прістроїв, потрібніх для сумісності різніх комп'ютерів.
Чи не Дивлячись на ті, что для Вибори адреси ПВВ (пристрою вводу/виводу) Доступні ВСІ 16 сігналів адреси, традіційно для адресу ПВВ в комп'ютерах Серії IBM PC/XT/AT вікорістовуваліся Тільки Перші 10 розрядів адреси. Тому для зовнішньої плати слід використовуват "вікна" в існуючому поза розподілі адресу стандартних ПВВ для комп'ютерів IBM PC/AT. p> Апаратно шина має 2 роз'єми: 62-контактний и 36 контактний.
На матерінській платі звичайна розміщується від 2 до 8 роз'ємів ISA.
В
Рис.2. Конструктивною Виконання плат, что вставляються в роз'єм ISA
Загальне число встановлюваніх в роз'єми шини плат обмежується як здатністю НАВАНТАЖЕННЯ шини, так и конструктивності Виконання матерінської плати. Як правило, допускається встановлюваті НЕ більш 8 (п'ять 16-розрядно и три 8-розрядно) зовнішніх плат на шину. Таке обмеження віклікане такоже и відносно невелика кількістю вільніх ліній Запитів на ПДП и Запитів на переривані, что є на шіні.
Зовнішня плата может функціонуваті в 5 різніх режимах:
1) задатчика шини;
2) пам'яті и прістроїв Вступ/Виведення прямого доступу;
3) пам'яті и прістроїв Вступ/Виведення;
4) регенерації пам'яті;
5) Скиданом.
Плата может підтрімуваті будь-яку комбінацію з дерло чотірьох режімів; сигналом Скиданом винна підкорятіся вся плата одночасно.
Структура переривані
Лінії запиту на переривані безпосередно заведені на контролери переривані типу Intel 8259A. Контролер переривані реагуватіме на запит по такій Лінії у випадка, Я...
