Зміст
Введення
Розрахункова частина
Висновок
Список літератури
Введення
програма фільтр сигнальний процесор
TMS320С5х - сигнальні процесори, які базуються на модифікованій Гарвардської архітектурі. У цій архітектурі використовуються два простору пам'яті - для програм і для даних зі своїми шинами адреси і даних. По шині даних пам'яті програм з програмної пам'яті пересилаються коди команд і безпосередні операнди. По шині даних пам'яті даних пересилаються дані від різноманітних модулів процесора в пам'ять даних і навпаки. Є команди обміну даними між пам'яттю програм і пам'яттю даних.
У процесорах TMS320C5х підтримується високий рівень паралелізму. Так, поки дані обробляються в арифметико-логічному пристрої (ALU), в арифметичному пристрої допоміжних регістрів може проводитися інкремент або декремент вмісту цих регістрів.
Структурна схема процесора TMS320C50 представлена ??на малюнку 7, з якої видно, що процесор виконує арифметичні команди, використовуючи 32-х розрядні ALU і акумулятор (ACC). ALU - універсальний арифметичний модуль, який оперує 16-ти розрядними операндами (безпосередніми або з пам'яті) або/та 32-х розрядними з помножувача або акумулятора. Акумулятор використовується для зберігання результатів, що надходять з ALU, а також для введення другого операнда в ALU. 32-х розрядний ACC розділений на старше слово (ACCH) - біти 31:16 і молодше - (ACCL) c бітами 15: 0. Для швидкого тимчасового збереження вмісту акумулятора мається 32-х розрядний буфер акумулятора (ACCB).
На додаток до основного ALU мається паралельний логічний модуль (PLU), який виконує логічні операції над даними, не надаючи впливу на вміст акумулятора. PLU спрощує порозрядну установку, очистку і тестування, необхідний при управлінні і при операціях над регістрами стану.
Апаратний помножувач виконує множення двох 16-ти розрядних слів з отриманням 32-х розрядного результату за один командний цикл. Умножитель складається з трьох елементів: власне помножувача (multiplaer), регістра результату PREG (product register) і тимчасового регістра TREG0. 16-ти розрядний TREG0 зберігає множник, 32-х розрядний PREG містить результат множення. Залежно від використовуваних команд значення множника може бути завантажено з пам'яті даних, пам'яті програм, або безпосередньо з команди
Завдання
Скласти програму для реалізації КИХ-фільтра на сигнальному процесорі серії TMS320 фірми Texas Instruments з докладним описом виконуваних дій. Частота дискретизації обробки сигналу Fд та інші параметри наведені в таблиці 1.
Таблиця 1
N варіанта0123456789Порядок фільтра N5101520253033353839Xn ® Порт №0246813570Yn ® Порт №1357246801Fд, кГц10152025303540454850Начальний адреса ПЗУ0E110F1B0F090C0B0A0D
Розрахункова частина
Варіант індивідуального завдання визначається за останній цифрі номера залікової книжки студента. Мій варіант - 3, №З.К - 12363
При виконанні завдання 3 необхідно перед складанням програми повторити матеріал лекцій і переглянути літературу [5,6]. Для програмної реалізації КИХ-фільтра можна використовувати будь-який з сигнальних процесорів сімейства TSM320 фірми Texas Instruments.
В якості прикладу розглянемо фрагменти програмування процесора TSM 320С10, який здатний виконувати 5 млн.опер/с. Така висока продуктивність є результатом розробки ефективної системи команд і високорозвиненою конвеєрної архітектури.
КИХ-фільтр описується різницевим рівнянням виду
де - відліки впливу;
- відліки реакції;
lt; 1 - речові коефіцієнти, що повністю визначають властивості цифрового фільтра;
lt; 1 - відліки впливу, затримані на періодів дискретизації відповідно.
Таблиця 2 - Реалізація КИХ-фільтра за допомогою програми
1BIN_10,61CLARK_AR0,21DLARK_AR1,121EZAC1FLARP_110LT_*_,011MPY_*_,112LTD_*_,013MPY_*_,114LTD_*,015MPY_*16APAC17SACH_6,118OUT_6,7191С201B
Таблиця 3 - Коментарі до фрагмента програми
КомандаКомментарійIN _10,6 [10]? Порт 6LARK_AR0,2 AR0? 2H (адреса b2) LARK_AR1,12AR1? 12h (адреса x (n - 2)) ZACACC? 0, очіщаемLARP_1AR1 - поточний LT _ * _, 0T? [(AR1)]=[12]; AR1? AR1-1=12-1=11; AR0-текущійMPY _ * _, 1P? (T) * [(AR0)]=[12] * [2]=x (n - 2) * b2; AR0? AR0-1=2-1=1, AR1- текущійLTD _ * _, 0T? [(AR1)]=[11]; [(AR1) - 1]=[12]? [(AR1)]=[11]; DMOV ACC? (ACC) + (P)=0 + x (n - 2) b2; AR1? (AR1) - 1=11-1=10, AR0- текущійMPY _ * _, 1...
