Завдання
1) Вибрати (розробити самостійно) цифрову схему містить не менше трьох послідовних пристроїв і трьох комбінаційних.
) Промоделювати схему, описану мовою VHDL. Для моделювання використовувати Xilinx WebPackISE.
Малюнок 1. Структурна схема для моделювання
Таблиця 1. Опис логічних функцій кожного блоку і внесених кожним блоком затримок передачі сигналу
Ім'я елементаФункція елементаЗадержка (ns) NY=1NAO3Y=5NO2Y=3NO3A2 5NA2 2NAOA2 4A2 y=AB 2A4 y= ABCD 4
1. Вибір апаратних засобів
схема комбінаційний моделювання
Апаратну реалізацію даного проекту зробимо на основі ПЛІС. ПЛІС - програмована логічна інтегральна схема (англ. Programmable logic device, PLD) - це великі інтегральні мікросхеми матричного типу, що дозволяють програмним способом реалізувати логічні функції великої складності. Іншими словами це електронний компонент, використовуваний для створення цифрових інтегральних схем.
На відміну від звичайних цифрових мікросхем, логіка роботи ПЛІС не визначається при виготовленні, а задається за допомогою програмування (проектування). Для програмування використовуються програматори і налагоджувальні середовища, що дозволяють задати бажану структуру цифрового пристрою у вигляді принципової електричної схеми або програми на спеціальних мовах опису апаратури HDL (англ. Hardware description language) - VHDL, Verilog, Abel, і т.д. Опис нашого проекту зробимо на VHDL (англ. Very high speed integrated circuits Hardware Description Language), тому VHDL є базовою мовою при розробці апаратури сучасних обчислювальних систем.
Для реалізації проекту використовуємо ПЛІС фірми Xilinx тому що:
заснована в 1984 році американська компанія Xilinx є одним з лідерів в області виробництва ПЛІС-мікросхем і займає більше 50% ринку ПЛІС;
хороша технічна підтримка. На сайті xilinx можна знайти всю необхідну інформацію для роботи з мікросхемами даної фірми;
програмне забезпечення ISE фірми Xilinx давно відомо як засіб, що забезпечує високу продуктивність розроблюваних пристроїв із програмованою логікою, при цьому ISE є простим в освоєнні і недорогим продуктом. Наприклад, ISE WebPACK є безкоштовним, вільно завантажуваних через інтернет засобом проектування, яке забезпечує наскрізний маршрут проектування для ПЛІС. Цей САПР включає синтез і моделювання на HDL, розміщення і трасування проектів, а також програмування кристалів по JTAG-інтерфейсу.
В даний час найбільшу поширеність отримали два типи архітектур ПЛІС: CPLD і FPGA.
· CPLD (англ. complex programmable logic device). Серії ПЛІС типу CPLD: CoolRunner і XC9500, призначених для використання в різних портативних пристроях - мобільних телефонах, GPS-навігаторах, КПК і т.д. Для мікросхем даного типу головними критеріями є мінімізація розмірів і споживаної потужності. CPLD складається із блоків, розташованих на одному кристалі. Кожен блок з'єднаний з блоками вводу-виводу, що здійснюють високошвидкісний обмін з іншими мікросхемами, крім того, всі блоки пов'язані між собою внутрішніми паралельними шинами. На Малюнку 2 наведено приклад внутрішньої структури PAL-like блоків та їх сполуки в CPLD.
Малюнок 2. Структура CPLD
Блоки складаються з макроячеек до складу яких у свою чергу входять елементи або і виключає або з'єднаними між собою для виконання певних логічних функцій. Макроячейками також включає тригер, мультиплексор і буфер з трьома станами.
Малюнок 3. Внутрішня організація блоку мікросхеми CPLD
Буфер дозволяє настроювати висновки чіпа, як на введення, так і на висновок сигналів. Щоб висновок мікросхеми міг стати вхідним, досить перевести відповідний буфер в високоімпедансное стан. Подальший шлях проходження сигналу може бути запрограмований. На схемі це вказується символом Х, що стоять на перетині вертикальних і горизонтальних ліній.
Для ПЛІС даної архітектури характерно вкрай низька споживана потужність в статичному режимі (споживаний струм порядку десятків мікроампер), яка лінійно зростає із збільшенням тактової частоти. Також для даної архітектури характерні жорсткі часові затримки між макроячейками, а отже і висновками мікросхеми. Типовий час затримки між виводами (pin-to-pin) складає одиниці наносекунд. Прошивка ПЛІС даної архітектури зберігається всередині мікросхеми в незалежній пам'яті.
· FPGA (англ. field-programmable gate array). Для реалізації великих проектів зручно використовувати чіп...
