и, що володіють ще більшою логічною місткістю. Такими чипами і є вентильні матриці FPGA фірми Xilinx сімейств Virtex, Kintex, Spartan, Artix. За своєю структурою FPGA відрізняються від CPLD, бо не містять матриць І і матриць АБО. Замість цього, FPGA включають в себе спеціальні логічні блоки LUT (англ. Lookup tables) - таблиці перетворення, що дозволяють реалізовувати логічні функції для реалізації необхідних функцій. Загальна структура FPGA зображена на Малюнку 4.
Малюнок 4. Загальна структура FPGA
Типовий чіп FPGA містить три типи елементів: логічні блоки, блоки введення-виведення для з'єднання з зовнішніми висновками чіпа і програмовані ключі для створення з'єднань між блоками. Логічні блоки розміщуються у вузлах решітки вертикальних і горизонтальних провідників, за допомогою яких можна створювати самі різні сполуки між блоками. З'єднання є програмованими і здійснюються шляхом настройки внутрішніх сполучних ключів, позначених на малюнку червоним кольором. З'єднання з блоками вводу-виводу також програмуються. У різних серій FPGA реальне число програмованих ключів значно відрізняється, що необхідно враховувати при виборі фірми-виробника і конкретних мікросхем.
Кожний логічний блок LUT в FPGA зазвичай має невелике число входів і один вихід. Кожен LUT містить запам'ятовуючі осередки, які використовуються при реалізації невеликої логічної функції. Кожна комірка здатна зберігати значення однієї логічної змінної, тобто 0 або 1. Розмір LUT визначається числом входів, яке залежить від типу мікросхеми. На малюнку 5 показана структура невеликого LUT. Він має два входи x1 і x2, і один вихід f.
Малюнок 5. Структура LUT
, зображений на малюнку 5, здатний реалізувати кожну логічну функцію двох змінних. Оскільки таблиця істинності функцій двох змінних має чотири рядки, цей LUT має чотири запам'ятовуючих осередки. Одна осередок відповідає значенню виходу в кожному рядку таблиці істинності. Вхідні змінні x1 і x2 використовуються як адресні входи трьох мультиплексорів, які залежно від значень x1 і x2 передають зміст однієї з цих чотирьох запам'ятовуючих осередків на вихід LUT. Для програмування LUT необхідно лише зберегти таблицю істинності реалізованої функції в комірках пам'яті блоку.
Запам'ятовувальні осередку LUT в FPGA енергозалежні. Це означає, що вони втрачають свій вміст щоразу при відключенні живлення. Отже, чіп FPGA повинен запрограмувала кожного разу при включенні живлення. Зазвичай, дані, необхідні для програмування зберігаються в мікросхемі ППЗУ, розташованої на тій же платі, що і чіп FPGA. Дані, збережені в ППЗУ, автоматично переписуються в комірки пам'яті FPGA при включенні живлення.
Сучасні ПЛІС FPGA містять апаратні помножувачі в тому числі з накопиченням (MAC), блоки внутрішньої пам'яті, апаратні інтерфейси для DDRx SDRAM, апаратні ядра PCIexpress, вбудовані мікропроцесорні ядра, трансивери для організації швидкісної передачі даних між ПЛІС і зовнішніми пристроями.
Для реалізації нашого проекту виберемо CPLD мікросхему XC9536XL сімейства XC9500XL фірми Xilinx тому що:
наш проект досить простий, реалізує лише логічні функції, тому ємкості даної мікросхеми цілком достатньо. Також дана мікросхема повністю сумісна за висновками з мікросхемою XC9572XL, яка має в 2 рази більшу ємність і може бути використана при розширенні проекту;
достатню кількість користувальницьких входів-виходів;
прошивка ПЛІС даної архітектури зберігається всередині мікросхеми в незалежній пам'яті;
затримка від входу до виходу по всіх виводах до 5 нс.
2. Опис програми на VHDL
Для моделювання запустимо середу ISE Xilinx:
Малюнок 6. Запуск ISE Xilinx
Створюємо новий проект з назвою Curs.
Малюнок 7. Створення проекту
Введемо додаткові параметри проекту
Малюнок 8. Введення додаткових даних
розмітив схему проекту зображену на малюнку 1. Пронумеруємо на схемі всі модулі і внутрішні сигнали нашого проекту, позначивши їх буквами U і S відповідно (малюнок 9).
Малюнок 9. Схема проекту з позначеними модулями і сигналами.
Складемо опис кожного модуля, що входить в схему, на мові VHDL.
Опис модуля в VHDL складається з 3-х частин:
. опис бібліотек;
. блок entity з описом входів і виходів;
. реалізація architecture.
Враховую...
