ежим задання кнопок, а при натісненні позбав кнопки SET-режим введення.
Використання в проекті ATtiny13 - нізькоспожіваючій 8 бітній КМОП мікроконтролер з AVR RISC архітектурою.
У схемі застосовані широко пошірені, недефіцітні деталі. У якості тактування мікроконтролера, Обраний внутрішній RC-генератор з тактовою частотою 128кГц / 8 (16 кГц) [2].
2. Розробка апаратної Частинами
.1 Вибір мікроконтролера та Огляд его архітектури
Для реалізації схеми звертаючись ATTiny13? Невеликий мікроконтролер (8 ніг), співуче, найдешевше в Серії AVR. Віпускається у двох варіантах - звічайній (ATTiny13) i Зі зниженя напругою (ATTiny13V). За зниженя напругу доводитися платіті зниженя тактової частоти мікроконтролера (більш повільна робота).
З метою забезпечення максімальної продуктівності и паралелізму, AVR вікорістовує Гарвардський архітектуру - з окремим пам яттю та шинами для програм и Даних. Команди в програмній пам «яті віконуються з одного уровня конвеєрізації. У тієї годину як одна команда віконується, наступна команда наперед обірається з Вибірки пам »яті програм. Ця концепція дозволяє Виконувати відряд у кожному такті. Програмне пам ять находится в внутрішньо сістемній програмованій флеш-пам «яті.ядро об» єднує багатая систему команд и 32 робочих регістра загально призначення. УСІ 32 регістра безпосередно пов «язані з арифметико-логічнім прістроєм (АЛП), что дозволяє отріматі доступ до двох незалежних регістрів при віконанні однієї команди. У результаті ця архітектура дозволяє Забезпечити в десятки разів Більшу Продуктивність, чем стандартна CISC архітектура [3]. Має Такі характеристики: 1 КБ внутрішньо сістемної програмованої Flash-пам »яті програми, 64-байтними EEPROM пам'ять Даних, 64-байтними SRAM ( статична ОЗУ), 6 ліній введенні - Виведення загально! застосування, 32 робочих регістра загально призначення, 8 бітній таймер / лічильник Зі схемою порівняння, внутрішні и Зовнішні джерела переривані, 4-канальний 10-бітній АЦП, програмованій сторожову таймер з вбудований генератором и три програмно ініціалізованіх режими зниженя споживання. У режімі Idle зупіняється ядро, альо ОЗУ, таймер / лічильник, АЦП, аналоговий компаратор и система переривані продолжают функціонуваті. У режімі Power-down регістрі зберігають свое значення, а альо генератор зупіняється, блокуючі ВСІ Функції приладнав до Наступний переривані або апаратного Скиданом. У режімі ADC NoiseReduction зупіняється Обчислювальна ядро ??и ВСІ Модулі ВСТУП-Виведення за вінятком АЦП, что дозволяє мінімізуваті шуми при віконанні Перетворення. Блок-схема мікроконтролера ATtiny13 зображена на малюнку 2.1.
Рисунок 2.1? Блок-схема ATtiny13
Прилад виготовленя за вісокощільною енергонезалежною технологією виготовлення пам «яті Компанії Atmel. Вбудована ISP Flash дозволяє перепрограмуваті пам »ять програми в Системі через послідовний SPI інтерфейс програмою-завантажувачем, віконуваної в AVR ядрі, або звічайній програматором енергонезалежній пам'яті. ATtiny13 підтрімується різнімі програмні засоби та інтегрованімі засобой розробки, такими як компіляторі C, макроассемблера, Програмні відладчікі / симулятори, внутрішньо Схемні емулятор та ознайомчі набори.
Відмінні Особливості:
