на на 110-нм технологічний процес. Швидкодія ЦП цієї серії досягає 700 MIPS при збереженні питомого споживання ARM9. У ядрі використовуються 64-розрядні шини адреси і даних, є модулі управління пам'яттю команд і даних, в ядро ​​може бути включений математичний співпроцесор і т. д.
ARM 11 привніс зростання продуктивності (до 1200 Dhrystone MIPS), ще потужніші засоби кодування і декодування з акцентом на операції, властиві MPEG-4, можливість зростання тактових частот за межі 1 ГГц, поліпшені можливості організації багатоядерних конфігурацій і т.д.
Крім процесорних ядер, існує кілька версій самої архітектури ARM. Про це слід пам'ятати, оскільки нумерація ядер і архітектур не збігається (наприклад, в найбільш потужному на сьогодні ядрі ARM11 реалізована система команд ARMv6).
Сама стара з існуючих зараз архітектур - ARMv4, вона використовується, наприклад, в популярних ЦП StrongARM. ARNv1 передбачає роботу з 32-розрядними операндами в 32-розрядному адресному просторі. ARMv4T - те ж, але з додаванням набору інструкцій Thumb (команди Thumb транслюються в їх 32-розрядні аналоги). ARMv5 реалізована в процесорах Intel XScale. Версія ARMv5TE стала першою, де реалізовані DSP-розширення ARM, ARMv5TEJ - те ж, але з додаванням команд акселерації Java (Jazelle). ARMv6 була серйозно допрацьована: з'явилися кошти роботи з потоковими даними (SIMD), Thumb-2 TrustZone. Архітектура ARMv7 ввела поняття В«процесорних профілівВ»: В«профіль АВ» визначав вимоги до ЦП для повномасштабних ОС зі складною логікою роботи з віртуальною пам'яттю і прикладним ПО, В«RВ» - для систем реального часу, В«МВ» - для мікроконтролерів.
ARM inside
ARM - 32-розрядна, класична load/store (в якості операндів можуть використовуватися тільки завантажені в регістри процесора значення) RISC-архітектура. Вона виключно ефективна, забезпечує високу швидкодію і мінімальні вимоги до харчування і при цьому проста з точки зору технологічного процесу виготовлення НВІС. У ранніх моделях використовувалася класична архітектура фон Неймана (із загальною пам'яттю для даних і машинного коду), в сучасних моделях використовується Гарвардська архітектура (з роздільним пам'яттю для коду та даних, як мінімум на рівні кеша).
ЦП сумісні зверху-вниз, система команд досить оригінальна, зокрема всі команди мають однакову довжину, вирівняні по межі 32-розрядного слова, виконуються за один такт (за деякими винятками). У класичних ARM конвеєр був короткий, всього три ступі ні, в сучасних варіантах доходить до восьми, а також реалізуються засоби суперконвейерная обробки. Крім того, всі команди умовні для мінімізації втрат при розгалуження (нерідко для фрагментів коду вигідніше пропустити кілька команд, чим займатися пророкуванням розгалужень). Втім, у ряді модифікованих архітектур використовуються і блоки пророкування розгалужень (насамперед це, звичайно, Intel XScale). Є команди груповий пересилання, організації взаємодії з ...
