39;єм, так ЦАП перетворює напругу в діапазоні від 0 до +5 В.
.3 Опис принципової схеми пристрою
Принципова електрична схема пристрою відображення інформації побудована на мікропроцесорі Intel8086 DD5 [2]. Тактова частота мікропроцесора задається внутрішнім генератором G1 з кварцовою стабілізацією ZQ1 15 МГц, синхронізуючий сигнал , що подається на мікропроцесор 5 МГц.
Шість аналогових сигналу надходять на роз'єм XS1, попередньо посилені до необхідного рівня операційними підсилювачами DA1-DA6, сигнали надходять на мультиплексор DA7, що перемикає один з входів на вихід, за допомогою керуючих сигналів AC, AB, AA , які формуються на виході регістра DD6. На вхід регістра DD6 надходять трьох молодших розряду адреси A0, A1, A2, регістр управляється сигналом PLM2 з адресного дешифратора DD12. Вхідні сигнали в регістр записуються тактовим сигналом мікропроцесора. Підключення виходів адресного регістра до мультиплексора здійснюється сигналом з адресного дешифратора. Сигнали з мультиплексора послідовно обробляються АЦП DA8 і перетвориться в 14-ти розрядний дискретний код. p align="justify"> Сигнал початку перетворення надходить на вхід АЦП CONVIST з адресного дешифратора, PLM4. Після цього АЦП починає перетворення вхідного сигналу в дискретну форму. Читання результату перетворення відбувається також за допомогою адресного дешифратора: сигнал PLM3 перемикає виходи АЦП з високоімпедансное стану в режим видачі інформації на ШД. Очікування часу перетворення здійснюється програмно. p align="justify"> Релейні сигнали через роз'єм XS2 надходять на тригери Шмідта DD2, які формують крутий фронт вхідного сигналу. Сигнали з роз'єму з вихідною частотою тактового сигналу процесора пишуться в регістр DD3, причому виходи регістра, підключені на шину даних, закриті (знаходяться в третьому стані), сигнал OE - високий рівень. Якщо серед них з'являється одиниця, код пишеться в регістр і одночасно через схему 3І DD2.1, DD2.2, 2І-НЕ DD4.1 формується сигнал запиту на переривання. Сигнал запиту немаскованих. Тому при отриманні сигналу запиту переривання звернення до підпрограми обробки переривання почнеться відразу ж після завершення процесором поточної команди і збереження контексту. Мікропроцесор, отримавши сигнал, сам вибирає адресу підпрограм (вектор) згідно входу, на який прийшов запит. При появі переривання, процесор звертається до блоку введення релейних сигналів, виставляючи сигнал PLM1, який подається на вхід OE регістра, відкр ивает виходи і процесор читає стан виходів регістру. Мікропроцесор виставляє сигнал запису WR. Дані записуються в ОЗУ. p align="justify"> Накопичувана процесором інформація зберігається в Шестнадцатіразрядное ОЗУ DD19, організованому в один банк об'ємом 64 Кбайт. Обмін з ОЗУ виробляється за два машинних циклу. Під час першого циклу на висновки AD0-AD16 процесора DD5 виставляється адреса, який ...
