прямком збільшення адреси у внутрішньому ОЗП при зміщенні відображуваної позиції на РКІ. У прямому режимі відображення адресу у внутрішньому ОЗП збільшується при зміщенні відображуваної позиції на РКІ вправо. У зворотному режимі он навпаки зменшується. p align="justify"> Відображення проводиться таким чином: при зверненні до відповідного порту, адресний дешифратор перетворює надійшла з регістра адреси інформацію в сигнал управління PLM11, переводить в активний стан регістри даних і тим самим дозволяє включення розрядів відображуваного символу на індикаторах.
Блок ОЗУ
Робота процесора із зовнішньою ОЗУ здійснюється програмно, пов'язана з виставленням на шину адреси записуваної комірки і керуючого сигналу.
Обмін інформацією між процесором і ОЗП йде по шині адреси/даних частинами, по машинному слову в 16 біт. При формуванні адреси, сигнали адреси фіксуються в регістрі адреси і подаються на адресні входи мікросхем ОЗУ. Читання і запис даних в ОЗУ проводитися за одним і тим же висновків. Запис супроводжується низьким рівнем сигналу WR, а зчитування - високим. p align="justify"> ОЗУ має ємність 64 Кб і складається з одного банку пам'яті. Один банк зберігає і молодший і старший байти слова. p align="justify"> Блок ПЗУ
Як ПЗУ використовуються два банки пам'яті по 8 КБ, мікросхеми Am27C64.Одін з них утворює старший банк пам'яті (High), а інший - молодший (Low). Так як висновок процесора Vcc підключений до джерела цифрового харчування, то сконфигурирована система з фіксованою 16-розрядної шиною. p align="justify"> При читанні байта з пам'яті зчитується цілком слово, яке містить потрібне слово, і вже процесор з двох отриманих байт вибирає необхідний. Тому, обидва банки ППЗУ стробірующіе з читання одним сигналом RD. p align="justify"> Блок адресного дешифратора
Блок адресного дешифратора являє собою програмовану логічну матрицю (ПЛМ). Коли процесор виставляє на шину адреси поточне його значення, адресний дешифратор дозволяє працювати лише одному блоку - тому, в область адрес якого потрапляє поточний адресу. На вхід ПЛМ з шини адреси подаються 16 розрядів адреси і ці адреси разом з вибіркою осередків пам'яті формує сигнали вибірки PLM1 - PLM11 для блоків системи. Адреси виставляються процесором, відповідно до карти розподілу адресного простору. Вхід ОЕ ПЛМ призначено відкриття виходів - високий логічний рівень. p align="justify"> Блок виведення аналогової інформації
Відповідно до даних ТЗ (точність представлення вихідної інформації не гірше 0,2% і час формування сигналу на виході не більше 0,05 с) був обраний 10 - розрядний ЦАП AD5331. Мікросхема ЦАП активується сигналом з адресного дешифратора. Інформація в ЦАП надходить по шині даних, з її старших розрядів, запис у внутрішній регістр ЦАП - за сигналом WR. З виходу ЦАП через операційний підсилювач сигнал надходить на роз&#...
