0/VB 6.0 / Borland C Builder 6.0. Інша лінійка товарів представлена ??у вигляді плат PCIe-CPL64, PCIe-GIE62 і FIW64/FIW62. Особливістю цих плат є використана в них технологія POD (Power Over Data, харчування поверх даних) - живить напруга подається на підключену камеру по кабелю передачі даних від інтегрованого на платі відеозахвату модуля харчування. Двоканальна PCI Express плата відеозахоплення PCIe-CPL64 підтримує передачу по інтерфейсу POCL (Power over Camera Link). Використовується два незалежних джерела відеосигналів стандарту CameraLink зі швидкістю 512 Мбайт / с. Плата підтримує 64 розрядну адресацію до 16 Гбайтного простору, DDR RAM об'ємом 128 Мбайт. Новинкою такого класу обладнання є плата PCIe-GIE62 + здатністю передача даних в 1000Мбіт / с від відеопристроїв, підключених до двох незалежних портам Gigabit Ethernet. Незаперечними перевагами застосування даних плат слід віднести просту інсталяцію, відсутність необхідності в додаткових лініях живлення, невисокі витрати на обслуговування обладнання, низька вартість володіння. Ці плати використовуються в різних галузях промисловості, на транспорті, в системах безпеки.
Як видно з огляду висловлювання автора роботи [комірів - 2005] про обхваті однопроцесорними СТЗ в межах 80% існуючого ринку підтверджується. Дипломний проект буде присвячений надалі саме цього типу архітектури. Не применшуючи загального, коротко опишемо та інші види СЗТ. Поява явного апаратного паралелізму передувала спробою змоделювати паралельні обчислення на однопроцесорних архітектурах. Перший крок у цьому напрямку був зроблений розробкою многошінной архітектури, тобто з метою зменшення часу на пересильні операції з пам'яті в процесор і назад були розділені інформаційні потоки. Прикладом такого технічного і комерційного ходу є модель DT - 100 від фірми Data Translation. Архітектура DT - 100 відноситься до типу двохшинної і більше (рис. 1.12а). У двохшинної і більше варіанті архітектур СТЗ блоки БО 1, ..., БО N прямо підключені до шини зображення і можуть працювати незалежно від інших і при всьому цьому паралельно вирішувати певне коло завдань. Основним недоліком такої архітектури є виникнення конфліктів на шинах. Дозвіл цього конфлікту можливе в двох варіантах:
1. організація жорсткої пріоритетною дисципліни звернення до шин, що дає великий виграш за швидкодією, але реалізація такої технології можлива тільки для певного кола завдань;
2. використання шинного арбітра і диспетчера завдань, що дозволяє аналізувати будь-які зображення??, Але його реалізація веде до тимчасових втрат на їх аналіз, визначення процедур обміну і видачу поточних завдань блокам обробки даних.
Реалізація паралельної обробки вимагає занадто великого числа обчислювальних блоків, що зумовило перехід до змішаного послідовно-паралельного принципом організації обчислень. Прикладом реалізації цього принципу є модель79а фірми Kawasaki [комірів - 2005].
Система на базі матричного процесора проводить паралельну обробку даних. Архітектура матричних процесорів позначається SIMD (Single Instruction Multiple Data) являє собою матрицю процесорів, кожний з яких має свою локальну пам'ять, і управляються одним пристроєм (рис. 1.12б). Для задач, які можна розбити на слабкозв'язаного підзадачі матрична архітектура надає максимально можливий варіант по швидкості його рішення. Прикладом реалізації такої системи ...
