доводиться збільшувати в 2-4 рази, що призводить до істотного зростання вартості кінцевої системи.
У зіркоподібній топології кожен ЦП розпорядженні виділеної системної шиною, а тому відсутня необхідність у поділі доступу. Системні шини всіх ЦП підключаються безпосередньо до набору мікросхем. Хоча така архітектура і дозволяє мінімізувати залежність продуктивності ЦП від пропускної здатності системної шини, але накладає дуже високі вимоги на НМС і системну плату в цілому, ускладнюючи їх проектування і збільшуючи вартість виробництва. Проте і цей підхід не дозволяє підключити велику кількість ЦП - зіркоподібна топологія застосовується, як правило, в системах з двома або чотирма процесорами.
Досить цікавий приклад зіркоподібній топології - чотирипроцесорні сервери Fujitsu PRIME-POWER 450. В їх основу покладено принцип швидкісного універсального комутатора, що працює на тактовій частоті 220 МГц, який і виконує всі основні функції набору мікросхем. До нього по виділених 128-біт 220-МГц шинам (110 МГц із застосуванням технології DDR) підключаються ЦП SPARC64 V з тактовою частотою 2 ГГц і вище. Далі до нього ж підключаються два контролера оперативної пам'яті (DDR SDRAM 110 МГц), кожен з яких має своїм 128-біт каналом даних, і два мости шини PCI - по 110-МГц 64-біт каналах. Ця схема забезпечує швидкісний обмін даними між усіма вузлами, але додавання, наприклад, ще чотирьох ЦП і двох контролерів оперативної пам'яті зажадає серйозної перепроектування комутатора.
У систем з комутованої топологією немає проблем масштабованості, властивих вищепереліченим шинним архитектурам. У цій архітектурі ЦП підключаються не до НМС (який може бути відсутнім), а до комутатора, сполученого з іншими комутаторами. Механізм підключення може бути як простим (широка загальна шина), так і ієрархічним (деревоподібна ієрархічна структура). На підставі такої топології можна проектувати системи з великою кількістю ЦП (до 1024).
Розглянемо -Команди в код Itanium з подальшою оптимізацією. Цей підхід дозволив домогтися падіння продуктивності тільки в два рази в порівнянні із спочатку Відкомпілювати для архітектури Itanium кодом. Не виключено, що незабаром Intel буде змушена доопрацювати це ПЗ для забезпечення сумісності з 64-біт розширеннями х86.
При порівнянні архітектури Itanium з NetBurst видно різні підходи до досягнення максимальної продуктивності: якщо в NetBurst ставка робиться на високі тактові частоти ядра ЦП при відносно невеликій кількості конвеєрів ФУ і їх великій довжині, то в Itanium має місце зворотний варіант.
У Нині Itanium 2 лідирує по продуктивності на речових операціях і показує досить гарну продуктивність на цілочисельних. Очікується вихід двоядерного Montecito з Hyper-Threading і 24-Мбайт вбудованим T-cache - цей ЦП поставить рекорд за кількістю транзисторів у ядрі - близько 1,7 млрд.
ки Sun і Texas Instruments. ЦП працював на тактовій частоті 50 МГц, розташовував 4-Кбайт I-cache і 2-Кб...
