3-го, будемо використовувати для вибору окремих пристроїв. Призначимо 3-й біт для вибору БІС ППІ КР580ВВ55, 4-й - ВКП КР580ВН59А і 5-й - для ПККІ КР580ВВ79. p align="justify"> Таким чином, адреси портів будуть наступними:
h - порт А ППІ;
h - порт У ППІ;
Аh - порт З ППІ;
Bh - регістр керуючого слова ППІ;
h, 0011h - регістри керуючих слів ВКП;
h - дані для ПККІ:
h - регістр керуючого слова ПККІ.
2.3 Опис функціонування принципової схеми
Два основні режими роботи МП-модуля - це введення і виведення інформації з УВВ. Можна виділити підрежими читання/запису з пам'яті і портів в якості логічно завершених процедур, що входять в кожен з основних режимів. p align="justify"> Регістри-засувки КР580ІР82, що формують шину адреси, функціонують однаково у всіх циклах роботи МП-модуля. Висновок OE заземлений, тому дані переписуються з входу буферного регістра на його вихід відразу ж по надходженню. Строб запису STB вказує на те, що на вході БР знаходяться необхідна інформація. При високому рівні STB дані на вихідний шині DO збігаються з даними на вхідний шині DI. По задньому фронту STB вихідна шина DO В«замикаєтьсяВ», зберігаючи поточне значення до наступного зміни. p align="justify"> Два шинних формувача КР580ВА86 використовуються для формування шини даних МП-модуля. На вхід Т вказівки напряму передачі на початку циклу шини МП надходить сигнал IP/OP (DT/R), що задає напрям передачі даних: з шини А на шину В при Т = 1, і з В на А при Т = 0. На вхід дозволу видачі даних на вихідну шину OE мікропроцесором подається сигнал DEN низького рівня в той момент, коли мультиплексированную шина даних/адреси МП використовується як шини даних. p align="justify"> Читання пам'яті
Протягом всього циклу читання пам'яті МП на виході M/IO підтримується високий рівень сигналу, а на виході IP/OP (DT/R) - низький. У такті Т 1 на шини адреси/даних і адреси/станів видається адресу осередки пам'яті або слова. У момент видачі адреси при зверненні до старшого байту або до всього слову на виведення МП ПОЗА з'являється сигнал низького рівня. По задньому фронту імпульсу ALE в цьому такті відбувається фіксація адреси в буферних регістрах. У такті Т 2 шина адреси/даних переходить в високоімпедансное стан, а на шині адреси/стану з'являються сигнали слова стану машинного циклу. Після цього на виведенні RD з'являється сигнал низького рівня, що використовується в СФУС для формування сигналу читання з пам'яті MEMR. Сигнал DEN низького рівня дозволяє видачу інформаційних сигналів з шинних формувачів. На початку такту Т 3 шина ...
