оку К1804ВС2;
- схеми прискореного переносу (СУП) К1804ВР1;
- схеми управління станом і зрушеннями (Сусс) К1804ВР2;
Виходячи із завдання до курсового проекту, розрядність слова даних повинна бути 28 біт і складатися з МПС 1804ВС2. Ця МПС призначена для побудови операційних блоків цифрових пристроїв з розрядністю кратною чотирьом. Отже, для отримання 28-і бітної довжини машинного слова необхідно використовувати 7 мікропроцесорних секцій. p align="justify"> Нумерація висновків БІС К1804ВС2 наведена на рис.2.1.
В
Рис.2.1 - К1804ВС2
Структурна схема МПС 1804ВС2 представлена ​​на рис.2.2 По відношенню до попередньої розробці процесорна секція К1804ВС2 має ряд удосконалень:
перше, АЛУ мікропроцесора виконує арифметичні, логічні та спеціальні функції;
друге, сдвігатель даних АЛУ СDА виконує як логічні, так і арифметичні зрушення;
по-третє, в мікропроцесорі закладена можливість зовнішнього розширення РЗУ шляхом під'єднання будь-якого числа додаткових робочих регістрів, звернення до яких можливо в різних режимах адресації.
В
Рис.2.2 - Схема К1804ВС2
Загалом мікропроцесорна секція складається з 4 основних блоків: блоку внутрішньої пам'яті ( БВП ), арифметико-логічного блоку ( Алб ), блоку робочого регістра ( БР ) і блоку управління ( БО ).
Блок внутрішньої пам'яті включає в свій склад шістнадцять 4-розрядних РОН , об'єднаних в РЗУ , а також регістр А і регістр В з трехстабільним виходом. Інформація, яка розміщується в регістрах, адресується по каналах адреси А 3 - А 0 і В 3 - В 0 РЗУ відповідно.
Управління виходом регістра В здійснюється сигналом, що дозволяє передавати дані з виходу БВП на вхід мультиплексора MsS АЛУ і на входи DB 3 -DB 0 МПС при, крім того, при є можливість вводити інформацію зі входів DB 3 -DB 0 .
Кожен з РОН ів може бути обраний як джерела або приймача отриманого результату. При цьому інформація з виходів РЗУ записується в RG A або RG B за наявності рівня логічної одиниці на вході Т , зокрема, якщо Т = 0 , то регістри знаходяться в режимі зберігання.
Запис інформації в РЗУ може проводитися тільки за адресою В . При цьому необхідно, щоб на входах і був встановлений логічний " 0 ". Подача на входи або одиничного потенціалу забороняє режим запису. Зчитування інформації з РЗУ може проводитися одночасно за адресами А і В . Якщо н...
