і RAS # послідовно дезактивуються, що дозволяє відновити цикл доступу (по закінченні проміжку часу, протягом якого дані з підсилювача рівня повертаються назад у масив комірок рядки, відновлюючи його колишнє логічний стан). p align="justify"> Так виглядала реальна схема доступу до комірки DRAM в самому первісному її варіанті, реалізованому ще до появи перших реально використовуваних мікросхем/модулів асинхронної пам'яті типу FPM (Fast Page Mode) DRAM. Проте, неважко помітити, що ця схема є досить неоптимальною. Дійсно, якщо нам потрібно рахувати вміст не однієї, а відразу декількох підряд розташованих осередків, що відрізняються тільки адресою шпальти, але не адресою рядка, то немає необхідності кожного разу подавати сигнал RAS # з одним і тим же адресою рядка (тобто виконувати кроки 1-2). Замість цього, досить утримувати сигнал RAS # активним протягом проміжку часу, відповідного, наприклад, чотирьом послідовним циклам читання (кроки 3-4, з подальшою дезактивацією CAS #), після чого дезактивувати сигнал RAS #. Саме така схема застосовувалася в асинхронної пам'яті типу FPM DRAM і пізнішої EDO (Enhanced Data Output) DRAM. Остання відрізнялася випереджаючої подачею адреси наступного стовпця, що дозволяло досягти менших затримок при операціях читання. p align="justify"> У сучасних мікросхемах SDRAM схема звертання до комірок пам'яті виглядає аналогічно. Далі, у зв'язку з обговоренням затримок при доступі в пам'ять (таймінгів пам'яті), ми розглянемо її більш детально. p align="justify"> Модулі пам'яті: Мікросхема SPD
Ще до появи першого типу синхронної динамічної оперативної пам'яті SDR SDRAM стандартом JEDEC передбачається, що на кожному модулі пам'яті має бути присутня невелика спеціалізована мікросхема ПЗУ, іменована мікросхемою В«послідовного виявлення присутностіВ» (Serial Presence Detect, SPD). Ця мікросхема містить основну інформацію про тип і конфігурації модуля, тимчасових затримках (таймінгах, див. наступний розділ), яких необхідно дотримуватися при виконанні тієї чи іншої операції на рівні мікросхем пам'яті, а також іншу інформацію, що включає в себе код виробника модуля, його серійний номер, дату виготовлення тощо Остання ревізія стандарту SPD модулів пам'яті DDR2 також включає в себе дані про температурний режим функціонування модулів, яка може використовуватися, наприклад, для підтримки оптимального температурного режиму за допомогою управління синхронізацією (регулюванням шпаруватості імпульсів синхросигналу) пам'яті (так званий В«троттлінг пам'ятіВ», DRAM Throttle) . Більш детальну інформацію про мікросхемі SPD і про те, як виглядає її вміст можна отримати в нашій статті В«SPD - схема послідовного детектуванняВ», а також у серії наших досліджень модулів оперативної пам'яті. br/>
1.4 Контролери та адаптери
Запропонований наприкінці 80-х років інтерфейс ATA (AT Attachment), відомий також п...
