паковки мікросхеми, адреси рядків і стовпців передаються по одним і тим же адресним лініях мікросхеми - іншими словами, говорять про мультиплексуванні адрес рядків і стовпців (згадані вище відмінності в загальних принципах функціонування мікросхем DRDRAM від В«звичайнихВ» синхронних/асинхронних DRAM проявляються, зокрема, тут - у цьому типі мікросхем пам'яті адреси рядків і стовпців передаються по різним фізичним інтерфейсів). Так, наприклад, 22-розрядний повний адресу комірки може поділятися на два 11-розрядних адреси (рядка і стовпчика), які послідовно (через певний інтервал часу, див. розділ В«Таймінги пам'ятіВ») подаються на адресні лінії мікросхеми пам'яті. Одночасно з другою частиною адреси (адреси шпальти) за єдиним командно-адресного інтерфейсу мікросхеми SDRAM подається відповідна команда (читання або запису даних). Усередині мікросхеми пам'яті адреси рядка і стовпчика тимчасово зберігаються в буферах (засувках) адреси рядки і адреси стовпця, відповідно. p align="justify"> Важливо зауважити, що з динамічною матрицею пам'яті пов'язаний особливий буфер статичної природи, іменований В«підсилювачем рівняВ» (SenseAmp), розмір якого дорівнює розміру одного рядка, необхідний для здійснення операцій читання і регенерації даних, що містяться в комірках пам'яті. Оскільки останні фізично являють собою конденсатори, розряджаються при здійсненні кожної операції читання, підсилювач рівня зобов'язаний відновити дані, що зберігаються в комірці, після завершення циклу доступу (більш докладно участь підсилювача рівня в циклі читання даних з мікросхеми пам'яті розглянуто нижче). p align="justify"> Крім того, оскільки конденсатори з часом втрачають свій заряд (незалежно від операцій читання), для запобігання втрати даних необхідно періодично оновлювати вміст комірок. У сучасних типах пам'яті, які підтримують режими автоматичної регенерації (у В«пробудженомуВ» стані) і саморегенерації (у В«сплячомуВ» стані), зазвичай це є завданням внутрішнього контролера регенерації, розташованого безпосередньо в мікросхемі пам'яті. p align="justify"> Схема звернення до комірки пам'яті в самому загальному випадку може бути представлена ​​наступним чином:
. На адресні лінії мікросхеми пам'яті подається адреса рядка. Поряд з цим подається сигнал RAS #, який поміщає адресу в буфер (засувку) адреси рядка. p align="justify">. Після стабілізації сигналу RAS #, декодер адреси рядка вибирає потрібний рядок, і її вміст переміщається в підсилювач рівня (при цьому логічний стан рядка масиву інвертується). p align="justify">. На адресні лінії мікросхеми па мяті подається адресу стовпця разом з подачею сигналу CAS #, поміщає адресу в буфер (засувку) адреси стовпця.
. Оскільки сигнал CAS # також служить сигналом виведення даних, у міру його стабілізації підсилювач рівня відправляє вибрані (відповідні адресою шпальти) дані в буфер виводу. p align="justify">. Сигнали CAS # ...
