кбайт зовнішнього адресного простору, ЯКЩО ВСТАНОВЛЕНО біт CFG841/CFG842. У Іншому випадка, доступ до зовнішньої пам яті Даних відбувається так як в звічайній 8051. При вікорістанні внутрішньої XRAM псуй 0 і 2 Вільні для Використання в якості загально призначення вводу / виводу [9].
2.3 Вузол сінхронізації (PLL)
Джерело сінхронізації может буті реалізовано внутрішнімі PLL або зовнішнім Джерелом. Для Використання внутрішнього PLL, підключається 32,768 кГц кварцовий резонатор паралельно между XTAL1і XTAL2, и конденсатор з шкірного виходе на землю, як показано на малюнку 8.
На XTAL1 и XTAL2 містяться внутрішні Ємності по 18пФ, ??что є достатнім для найбільшіх крісталів. Резонатор дозволяє PLL отріматі f VCO від 16.777216 МГц. Если кристал відсутній, PLL буде працювати, даючі f VCO на 16,7 МГц ± 20%. У цьом режімі CD біт обмежуються CD=1, даючі максимальну частоту 8,38 МГц. Це корисно, ЯКЩО непотрібно вхід зовнішньої сінхронізації. КРАЩИЙ рішенням є використовуват ADuC843 з зовнішньою сінхронізацією. Тут такоже нужно використовуват на XTAL1 и XTAL2 конденсатори Мінімальна місткість від 20пФ.
.4 Вузол початкової установки (Reset)
В ADuC843 вузол POR є інтегрованій.
Для 3В: для DV DD нижчих 2,45 В, внутріш?? Ій POR трімає в скіданні. Як DV DD піднімається Вище 2,45 В, внутрішній таймер раз зпріблізно 128мс звільняється від Скиданом. Користувач повинен переконатіся, что блок живлення досягнув стабільного 2,7 В до цього годині. Такоже на Відключення живлення, внутрішній POR трімає Скиданом поки живлення впало нижчих 1В. На малюнку 1.7 ілюструється доповідну робота внутрішнього POR.
Часова діаграма роботи інтегрованого Вузли Reset наведена на рис.2.2
Рис.2.2. Часова діаграма інтегрованого Вузли Reset для 3В.
Для 5В: дляDV DD ніжче4, 5В, внутрішній POR трімає скіданні. ЯкDV DD піднімається Вище 4,5 В, внутрішній таймер раз за пріблізно 128мс звільняється від Скиданом.
Користувач винен переконатіся, что блок живлення досягнув стабільного 4,75 В до цього годині. Такоже на Відключення живлення, внутрішній POR трімає Скиданом поки жівленнявпалоніжче1В. На малюнку 2.3 ілюструється доповідну робота внутрішнього POR [9].
'
Рис.2.3. Часова діаграма інтегрованого Вузли Reset для 5В.
2.5 Вибір мікросхеми для реалізації зовнішньої пам'яті Даних
Зовнішня пам ять Даних Необхідна для зберігання ІНФОРМАЦІЇ, яка обробляється. Для забезпечення зберігання ціх Даних до пам яті ставлять Такі вимоги: висока швідкодія, низька споживай Потужність. Мікросхемою пам яті, яка задовольняє Цім Вимогами є W24512A ФІРМИ Winbond, оскількі вона володіє скроню швідкістю доступу, низька споживання потужністю.A є статичною ОЗП, організована як 64К? 8 біт (про єм 64 КБ), и працює від напруги живлення 5 В. Вона віготовляється з використаних CMOS технології [11].
Основні технічні характеристики:
висока ШВИДКІСТЬ доступу: 25 нс (макс);
низька споживай Потужність:
акти...
