іх чисел, тому годину Виконання Операції становіть t sm.2 = 4 * t sm.1 = 60 нс. При подачі операндів на входь суматора присутности Деяка затримка, тому Прийнято обирати трівалість машинного такту T C = 4 * t sm.2 = 120 нс. Швідкодія Алп, віраж кількістю операцій додавання за секунду типом В«Регистр-РегистрВ» візначається за формулою:
, (3.2)
де F - кількість операцій за одиницю годині;
TC - трівалість машинного такту.
Отже, F = 8330000 оп/с.
ВИСНОВКИ
Метою даного курсового проекту Було навчитись розробляті арифметико-логічні Пристрої, на Основі ЕЛЕМЕНТІВ ТТЛ Серії.
На первом етапі проектування булу Створена функціональна схема арифметико-логічного пристрою, з Детальний опис внутрішніх блоків и регістрів даної схеми.
Іншим етапом Було создания змістовного и закодованого графу відповідно до створеної нами функціональної схеми.
На Основі новостворене графів, БУВ Створений алгоритм автомата Мура, з покроковий Описом алгоритмом создания схеми автомата Мура на JK-тригер. После Дослідження були розробленні схематічні решение нашого Завдання, де додатково були реалізовано вивід нуля, через побітове перемноження, та Операція AND. p> Завершальний етапом БУВ розрахунок спожіваної потужності та швідкодії наших схематично креслень.
Отже, Було розроблено арифметико-логічний Пристрій для Операції віднімання 8-розрядно чисел на Основі автомата Мура (з пам'яттю на JK-тригер).
Список використаної літератури
1. <# "justify"> ДОДАТКИ
Додаток А
Змістовній граф
В
Додаток Б
Закодованій граф
В
