Реферат Розробка мікропроцесорної системи

Тема: Курсовые обзорные

к 5 - Структура 64-х бітної підсистеми пам'яті ємністю 16 Мбайт

Залежно від розміщення даних в 64-х бітної пам'яті для їх передачі використовується до двох циклів шин. При цьому справедливо наступне подання даних (малюнок 6). br/>В

Малюнок 6 - Представлення даних в підпрограмі пам'яті-64

.3 Підвищення швидкодії пам'яті

Незважаючи на технологічне вдосконалення, пам'ять залишається проблемним місцем МПС, так як має помітно меншу продуктивність щодо процесорних пристроїв. У зв'язку з цим використовуються різні прийоми підвищення швидкодії пам'яті:

1. Сторінкова організація або сторінково-столбцевая організація пам'яті.

2. Розшарування пам'яті (інтерлівінг).

. Одночасне використання 1-го і 2-го методу в певному поєднанні.

. Кешування пам'яті.

. Багаторівневе кешування.

Для розроблюваної МПС оптимально використовувати сторінково-столбцевую організацію пам'яті. Пам'ять з такою організацією в процесі зчитування зберігає постійним адреса рядка (рівний адресою сторінки), тому при зверненні до однієї і тієї ж сторінці адресу рядки або сторінки не змінюється, а змінюється тільки адреса стовпця. Зазначений метод скорочує час звернення приблизно на 30%. p align="center"> мікропроцесор інтерфейс itanium

Малюнок 7 - Часові діаграми для сторінково-столбцевой організації пам'яті

.5 Розрахунок інформативності та необхідних обсягів ЗУ

Інформативність визначається за формулою:

де Fi - частота i-го датчика, Ni - кількість датчиків i-го типу, 64 - розрядність шини даних для процесора Itanium 2.

Звідси:

I = (11 * 100000 + 14 * 400000 + 12 * 1000000 + 9 * 1500000) * 64 = 20608 * 105 (біт) = 246 (Мбайт).

Тоді карта пам'яті буде мати вигляд

Малюнок 8 - Карта пам'яті

Визначимо число старших розрядів.

Для ПЗУ2 = 4 Кб = 212 потрібні адреси А11-А0 - адреса байта;

Для ОЗУ1 = 256 Мб = 228 потрібні адреси А27-А0 - адреса байта;

Для ОЗУ2 = 1 Мб = 220 потрібні адреси А19-А0 - адреса байта;