DDR200 SDRAM дають у сумі таку ж пропускну здатність. Саме тому можна стверджувати, що двоканальна DDR200 є оптимальною підсистемою пам'яті для нових Itanium 2 з 400-мегагерцовой шіной.SDRAM (від англ. Double Data Rate Synchronous Dynamic Random Access Memory - синхронна динамічна пам'ять з довільним доступом та подвоєною швидкістю передачі даних) - тип комп'ютерної пам'яті використовуваної в обчислювальній техніці в якості оперативної і відеопам'яті. Прийшла на зміну пам'яті типу SDRAM. p align="justify"> При використанні DDR SDRAM досягається подвоєна швидкість роботи, ніж в SDRAM, за рахунок зчитування команд і даних не лише по фронту, як в SDRAM, але і по спаду тактового сигналу. За рахунок цього подвоюється швидкість передачі даних без збільшення частоти тактового сигналу шини пам'яті. Таким чином, при роботі DDR на частоті 100 МГц ми отримаємо ефективну частоту 200 Мгц (при порівнянні з аналогом SDR SDRAM). p align="justify"> Ширина шини пам'яті складає 64 біта, тобто по шині за один такт одночасно передається 8 байт. В результаті можна отримати наступну формулу для розрахунку максимальної швидкості передачі для заданого типу пам'яті: тактова частота шини пам'яті x2 (передача даних двічі за такт) x8 (число байтів передаються за один такт). Наприклад, щоб забезпечити передачу даних двічі за такт, використовується спеціальна архітектура В«2n PrefetchВ». Внутрішня шина даних має ширину в два рази більше зовнішньої. При передачі даних спочатку передається перша половина шини даних по фронту тактового сигналу, а потім друга половина шини даних по спаду. p align="justify"> Крім подвоєною передачі даних, DDR SDRAM має кілька інших принципових (в основному технологічних відмінностей від простої пам'яті SDRAM.
5. Проектування підсистеми пам'яті на базі Itanium 2
.1 Загальні відомості
-х розрядні МП підтримують обробку та передачу даних в трьох варіантах: 8 -, 16 -, 32-розрядні.
ПЕОМ є універсальними, тому повинні забезпечувати всі три варіанти обробки даних, а спеціалізовані ЕОМ повинні бути орієнтовані на задані ШД.
.2 Структура 64-бітної підсистеми пам'яті
Шина Itanium 2 орієнтована на досягнення максимальної продуктивності. Шина даних стала 128-бітової для підвищення продуктивності обміну з пам'яттю. Можливість динамічного управління розрядністю шини вилучена, узгодження по розрядності з інтерфейсними шинами покладене на мікросхеми чіпсета. p align="justify"> Вибірка байта банку здійснюється за допомогою сигналів # BE0-BE7.
При цьому 64-х бітове зміст 8-ми бітної секції S0-S7, підключеної до шини даних D127-D0 через лінії D15-D0, D31-D16, D47-D32, D63-D48, D79 -D64, D95-D80, D111-D96, D127-D112 показано відповідно на рисунку 5.
В
Малюно...
