та LOCK. При LOCK=1 запис або стирання сегмента A Заборонені, а весь вміст ІНФОРМАЦІЙНОЇ секції захіщеній від стирання при віконанні Операції загально стирання або при програмуванні мікроконтролера. При LOCK=0 запис и стирання сегмента A здійснюються Нарівні з будь-Якими іншімі секціямі флеш-пам »яті, а вміст ІНФОРМАЦІЙНОЇ секції при віконанні загально стирання або при програмуванні мікроконтролера стірається.
Стан біта LOCKA змінюється путем запису в нього 1. Запис 0 в біт LOCKA НЕ змінює его стану. Це дозволяє використовуват без змін існуючі процедури програмування флеш-пам'яті.
Сегмент А містіть дані калібрації. После вімікання сегмент А має захист від програмування и стирання. Захист может буті Знято, альо нужно проявляті обережність, щоб НЕ стерти цею сегмент, у випадка необхідності Використання Даних калібрації.
6. Модуль цифро-аналогового Перетворення SD16_A
Інструмент розробник eZ430-F2013 містіть модуль SD16_A Який підтрімує 16-розрядні аналого-цифрові Перетворення. До складу модуля SD16_A входити сигма-дельта АЦП, что має буфер з високим вхіднім опором, и внутрішнє джерело опорної напруги. Модуль має до восьми мультіплексованіх Повністю диференціальних аналогових каналів, включаючі каналізац для вімірювання сигналу від вбудований датчик температури и напруги живлення. АЦП реалізовано на базі сигма-дельта модулятора іншого порядку и децімуючого цифрового фільтра. Для децімації вікорістовується гребінчастій фільтр з програмованім коефіцієнтом передіскретізації (до 1024). Додаткова фільтрація может здійснюватіся програмно.
Модуль SD16_A має Такі Особливості:
-ти бітна сигма-дельта архітектура;
до восьми мультіплексованіх диференціальних аналогових входів на канал;
програмно актівується вбудований генератор опорної напруги (1.2 В);
Зовнішнє чі внутрішнє джерело опорної напруги (вібірається програмно);
вбудований датчик температури;
вхідна частота модулятора до 1.1 МГц;
вхідній буфер з високим вхіднім опором;
програмно актівується режим Перетворення Зі зниженя живлення.
Ядро АЦП
Аналого-цифрове Перетворення здійснюється однобітнім сигма-дельта модулятором 2-го порядку. Однобітній компаратор, что входити до складу модулятора, Виконує квантування вхідного сигналу з частотою модуляції f M . Отриманий в результаті бітовій Потік усереднюється цифровим фільтром ( digital filter) для Формування результату Перетворення.
Рисунок 12 - Схема електрична функціональна модуля SD16_A
Максимальний Розма вхідної напруги для кожної парі аналогових входів поклади від встановленного коефіцієнта підсілення (PGA=1, 2, 4, 8, 16 и 32). Вхідній сигнал винен знаходітіся в діапазоні ± VFSR.
На малюнку 13 збережений ДІАПАЗОН аналогового входу SD16_A.
Малюнок 13 - ДІАПАЗОН аналогового входу SD16_A
Генератор опорної напруги
Модуль SD16_A має вбудован...
