схеми). Для роботи з синхронної динамічної пам'яттю використовуються висновки SDRAM_D0-SDRAM_D63 для передачі даних і SDRAM_A0-SDRAM_A12 для передачі адреси. Також для корекції помилок за допомогою коду Ріда-Соломона використовується 32-розрядна шина даних щодо виправлення помилок через висновки DRAMCRC0-DRAMCRC63 замовний схеми [14].
Для читання даних з флеш-пам'яті використовуються 23-розрядна шина адреси AD FLASH0-AD FLASH22 і 64-розрядна шина даних D FLASH0- D_FLASH63. Для зв'язку з пам'яттю використовуються висновки EEPROM_WR і EEPROM_RD, відповідно для запису і читання в перепрограммируемую постійну пам'ять.
До більш детального ознайомлення з пам'яттю типу SDRAM розглянемо загальне питання про конвейеризации трактів обробки інформації. Сутність конвейеризации полягає в розбитті трактів обробки інформації на щаблі.
На (рис. 22). показаний тракт обробки даних, що містить вхідний і вихідний регістри і логічну схему між ними. Виходячи з тези про можливість подачі нових вхідних даних тільки після закінчення обробки старих, отримаємо мінімальний період тактових імпульсів для цієї схеми:
Tmin=t np + t KU + ts U
де t pr - затримка вхідного регістра на шляху такт-вихід raquo ;; t KU - затримка сигналу в комбінаційної ланцюга (логічній схемі); t su - час передустановки вихідного регістра.
б)
Рис. 22. Вихідний (а) і конвейерізованний (б) тракти обробки інформації.
Зменшення tmjn т. е. підвищення частоти тактових імпульсів, Можна домогтися зниженням tm шляхом розщеплення логічної схеми на щаблі, розділені регістрами (рис. 22, б). Якщо логічна схема розщеплюється по глибині рівно навпіл, то нове значення мінімального періоду тактових імпульсів визначиться тим же співвідношенням, що і для схеми, показаної на рис. 19 а, проте чисельне значення затримки логічної схеми потрібно буде зменшити вдвічі.
Застосування конвеєра збільшує потік інформації від входу до виходу за одиницю часу, хоча, в той же час, одиниця інформації проходить від входу до виходу за більший час, ніж у схемі без конвейеризации.
У мікросхемах SDRAM зовнішні керуючі сигнали фіксуються позитивними фронтами тактових імпульсів і використовуються для генерації команд, керуючих процесами в ЗУ. Команда Act (Active) пов'язана з вибором рядка за відповідною адресою. Команда RED (Read) визначає адресу першого шпальти для читання даних. Команда PRE (pre) пов'язана з етапом предзаряда шин.
Перше слово після формування адреси з'являється з запізненням на кілька тактів (Access Latency). Час доступу при цьому звичайне raquo ;, т е. Таке, яким би воно було в стандартному ЗУ. Адреси наступних слів формуються внутрішнім лічильником, і слова з'являються в кожному такті (рис. 22а). Щоб прискорити темп появи слів, у пакеті організовується триступеневий конвеєр (рис. 22 б). Роботу конвеєра можна визначити як паралельне функціонування послідовно активізується блоків. Відповідно з керуванням тактами кожен сегмент схеми стовпця працює в паралель з іншими.
У мікросхемах SDRAM передбачають можливість регулювання запізнювання перший доступу з метою пристосування пам'яті до частотним вимогам системи і довжини пакету, в якому слова читаються або записуються в кожному такті після всього однієї команди.
Постійна пам'ять для зберігання основної програми управління являє собою перепрограммируемое ПЗУ (EPROM) типу flash- постійна пам'ять для зберігання основної програми управління типу flash-пам'ять. Термін Flash пов'язаний з характерною особливістю цього виду пам'яті - можливістю одночасного стирання всього її обсягу.
У запропонованій схемі пам'ять для зберігання основної програми реалізується на мікросхемах М27С256В.
Пропонована схема дозволяє обмінюватися 64-розрядними даними з ASIC VOLCANO за запитом 23-розрядною адресою і зібрана на восьми елементах пам'яті типу М27С256В.
В якості основного вузла керування взаємозв'язком процесорного блоку, з іншими модулями ATSU та іншими системами літака підходить програмована логічна схема (ПЛІС або FPGA - (Field Programmable Gate Arrays)
У розробці НВІС ПЛ беруть участь вже десятки фірм, провідними серед них є Xilinx, Altera, Actel, Anne, AMO (Vantis), Lattice (всі США) і деякі інші. Перераховані фірми досить повно представляють спектр продукції в області НВІС ПЛ, хоча і не вичерпують її. Подальший виклад теми орієнтовано в основному на розробки фірм Xilinx, Altera іActel.
Сфера застосування НВІС ПЛ надзвичайно широка, на них можуть будуватися не тільки великі блоки систем, але і системи в цілому, включаючи пам'ять і проце...
