кість регістрів спеціального призначення.
.1 Структурна організація мікроконтролера MCS - 51
.1.1 Загальні характеристики
Мікроконтролер сімейства MCS - 51 мають такі апаратні особливості:
· внутрішнє ОЗУ об'ємом 128 байт;
· чотири двонапрямлених побитно настроюються восьмирозрядних порту вводу-виводу;
· два 16-розрядних таймера-лічильника;
· вбудований тактовий генератор;
· адресація 64 КБ пам'яті програм і 64 Кбайт пам'яті даних;
· дві лінії запитів на переривання від зовнішніх пристроїв;
· інтерфейс для послідовного обміну інформацією з іншими микроконтроллерами або персональними комп'ютерами.
Мікроконтролер MCS - 51 забезпечений УФ ПЗУ обсягом 4 Кбайт.
.1.2 Функціональна схема мікроконтролера MCS - 51
Мікроконтролер виконаний на основі високорівневої n-МОП технології. Через чотири програмованих паралельних порту введення / виводу і один послідовний порт мікроконтролер взаємодіє із зовнішніми пристроями. Основу структурної схеми (рис. 5.1.3.1) утворює внутрішня двонаправлена ??8-бітна шина, яка пов'язує між собою основні вузли та пристрої мікроконтролера: резидентную пам'ять програм (RPM), резидентную пам'ять даних (RDM), арифметико-логічний пристрій (ALU), блок регістрів спеціальних функцій, пристрій управління (CU) і порти введення / виводу (P0-P3).
.1.3 Арифметико-логічний пристрій
-бітове арифметико-логічний пристрій (ALU) може виконувати арифметичні операції додавання, віднімання, множення і ділення; логічні операції І, АБО, виключає АБО, а також операції циклічного зсуву, скидання, інвертування і т.п. До входів підключені програмно-недоступні регістри T1 і T2, призначені для тимчасового зберігання операндів, схема десяткової корекції (DCU) і схема формування ознак результату операції (PSW).
Малюнок 5.1.3.1 - Структурна схема мікроконтролера КМ1816ВЕ51
Найпростіша операція додавання використовується в ALU для инкрементирования вмісту регістрів, просування регістра-покажчика даних (RAR) і автоматичного обчислення наступного адреси резидентної пам'яті програм. Найпростіша операція віднімання використовується в ALU для декрементірованія регістрів і порівняння змінних.
Найпростіші операції автоматично утворюють тандеми для виконання таких операцій, як, наприклад, инкрементирования 16-бітних реєстрових пар. У ALU реалізується механізм каскадного виконання найпростіших операцій для реалізації складних команд. Так, наприклад, при виконанні однієї з команд умовної передачі управління по результату порівняння в ALU тричі инкрементируется лічильник команд (PC), двічі проводиться читання з RDM, виконується арифметичне порівняння двох змінних, формується 16-бітний адреса переходу і приймається рішення про те, робити або не робити перехід по програмі. Всі перераховані операції виконуються всього лише за 2 мкс.
Важливою особливістю ALU є його здатність оперувати не тільки байтами, але і битами. Окремі програмно-доступні біти можуть бути встановлені, скинуті, інвертовані, передані, перевірені та...
