, що мають тільки одну (програмовану) матрицю В«ІВ», наприклад, схема 85С508 фірми В«IntelВ», Наступний традиційний тип ПЛІС - програмована макрологіка. Вони містять єдину програмовану матрицю В«І-НЕВ» або В«АБО-НЕВ», але за рахунок численних інверсних зворотних зв'язків здатні формувати складні логічні функції. До цього класу належать, наприклад, ПЛІС PLHS501 і PLHS502 фірми В«SigneticsВ», що мають матрицю В«І-НЕВ», а також схема XL78C800 фірми В«ExelВ», заснована на матриці В«АБО-НЕВ».
Вищеперелічені архітектури ПЛІС, містять невелику кількість осередків, до теперішнього часу морально застаріли і застосовуються для реалізації відносно простих пристроїв, для яких не існує готових ІС середнього ступеня інтеграції. Природно, для реалізації алгоритмів ЦОС вони не придатні. p align="justify"> ІС ПМЛ (PLD) мають архітектуру, дуже зручну для реалізації цифрових автоматів. Розвиток цієї архітектури - програмовані комутовані матричні блоки (ПКМБ) - це ПЛІС, що містять кілька матричних логічних блоків (МЛБ), об'єднаних комутаційної матрицею. Кожен МЛБ являє собою структуру типу ПМЛ, тобто програмовану матрицю В«ІВ», фіксовану матрицю В«АБОВ» і макроячейки. ПЛІС типу ПКМБ, як правило, мають високий ступінь інтеграції (до 10000 еквівалентних вентилів, до 256 макроячеек). До цього класу належать ПЛІС сімейства МАХ5000 і МАХ7000 фірми В«AlteraВ», схеми ХС7000 і ХС9500 фірми В«XilinxВ», а також велике число мікросхем інших виробників (В«AtmelВ», В«VantisВ», В«LucentВ» тощо). У зарубіжній літературі вони отримали назву Complex Programmable Logic Devices (CPLD). p align="justify"> Інший тип архітектури ПЛІС - програмовані вентильні матриці (ПВМ), що складаються з логічних блоків (ЛБ) і комутуючих шляхів - програмованих матриць з'єднань. Логічні блоки таких ПЛІС складаються з одного або декількох відносно простих логічних елементів, в основі яких лежить таблиця перекодування (ТП - Look-Up Table, LUT), програмований мультиплексор, D-тригер, а також кола управління. Таких простих елементів може бути досить велика кількість, у сучасних ПЛІС ємністю до 1 мільйона вентилів число логічних елементів досягає декількох десятків тисяч. За рахунок такого великого числа логічних елементів вони містять значну кількість тригерів. Також деякі сімейства ПЛІС мають вбудовані Реконфігуровані модулі пам'яті (РМП-Embedded Array Block - EAB), що робить ПЛІС даної архітектури вельми зручним засобом реалізації алгоритмів цифрової обробки сигналів, основними операціями в яких є перемножування, множення на константу, підсумовування і затримка сигналу. Разом з тим, можливості комбінаційної частини таких ПЛІС обмежені, тому спільно з ПВМ застосовують ПКМБ (CPLD). У зарубіжній літературі такі ПЛІС отримали назву Field Programmable Gate Array. p align="justify"> Безліч конфігуруємих логічних блоків (Configurable Logic Blocks, CLBs) об'єднуються за допомогою матриці з'єднань. Характерними для FPGA архітектур є елементи в...
