ign="justify"> Проекти, де потрібна велика Кількість портів Введення-Виведення.
У Сейчас годину найбільшу пошіреність отримай дві тіпі архітектур Пліс:
1) CPLD (англ. complex programmable logic device). Прикладами Пліс даної архітектури є Сімейство MAX фірми Altera и CoolRunner фірми Xilinx. Для архітектур даних Пліс характерні Великі логічні блоки - макрокоміркі (macrocells). Сучасні Пліс містять до декількох сотень макрокомірок. Кожна макрокомірка реалізує функцію декількох змінніх и містіть тригер для зберігання отриманий результату. Для Пліс даної архітектури характерно Вкрай низька споживай Потужність у статичному режімі (споживання струм порядку десятків мікроампер), яка лінійно растет зі збільшенням тактової частоти. Такоже для даної архітектури характерні жорсткі часові затримки между макрокоміркамі а отже и висновка мікросхеми. Типовий годину затримки между висновка (pin-to-pin) складає одиниці наносекунд. Прошивка Пліс даної архітектури зберігається Всередині мікросхеми в незалежній пам'яті.
2) FPGA (англ. field-programmable gate array). Пліс даної архітектури володіють набагато більш розвинення архітектурою, в порівнянні з CPLD. Основними структурними одиницею Пліс даної архітектури є LUT (англ. Lookup tables) - табліці превращение, что дозволяють реалізовуваті логічні Функції. Сучасні Пліс містять Апаратні помножувачі в тому чіслі з Накопичення (MAC), блоки внутрішньої пам'яті, Апаратні інтерфейси для DDRx SDRAM, Апаратні ядра PCIexpress, вбудовані Мікропроцесорні ядра, трансивери для организации швідкісної передачі даних между Пліс и зовнішнімі прилаштувати.
У процессе проектування устройств на Пліс Використовують мови Опису устройств HDL (Hardware description language) - VHDL, Verilog, Abel, AHDL. Ранее БУВ Поширеними способ проектування помощью рисування схемотехнікі. Етап проектування пристрою на Пліс Полягає в опісі пристрою на мові HDL, перекладу описування у базис обраної Пліс, трасування внутренних ресурсов Пліс відповідно до зі списком ланцюгів, генерація результуючої прошивки.
Сейчас момент основними Виробнику Пліс є: Xilinx, Altera, Actel, Lattice.
1.2ПЛІС сімейства FLEX10K
Пліс сімейств FLEX10K, FLEX10KA, FLEX10KE на Данії момент, найпопулярніша елементна база для реализации алгоритмів цифрової ОБРОБКИ сігналів (ЦОС), побудова складних устройств Обробка даних и інтерфейсів. Це пояснюється тім, что Завдяк Великій логічної ємності, зручне архітектурі, что Включає вбудовані блоки пам'яті, й достатньо вісокій надійності и вдалину співвідношенню ціна - логічна ємність дані Пліс задовольняють різноманітнім Вимогами, что вінікають у розробника як систем ЦГЗ, так и устройств управління, Обробка даних и т. п. ВРАХОВУЮЧИ ЦІ Особливостігри, для коміркі інформаційного обміну булу звертаючись Пліс цього сімейства. У табліці 1.1 наведені основні Відомості про Пліс сімейства FLEX10K.
Таблиця 1.1. Основні відомості про ПЛІС сімейства FLEX10K
EPF10K10EPF10K50EPF10K70EPF10K130EPF10K250Чісло еквівалентніх вентілів100005000070000130000250000Чісло лог. елементів57628803744665612160Вбудовані блоки памяті31091620Обсяг памяті, біт614420480184323276840960Максімальне число виводів корістувача150310358470470 Узагальнена Функціональна схема Пліс сімейства FLEX10K наведена на рис. 1.1. У Основі архітектури лежати логічні блоки (ЛБ), що містять 8 логічніх елементів и локальних матрицю з єднань (ЛМС). Глобальна матриця з єднань розділена на рядки и стовпці, має безперервну структуру. Посередіні рядка розташовуються вбудовані блоки пам'яті. Крім того, є глобальні ланцюга управління, сінхронізації и управління введенням-висновка.
Вбудований блок пам яті (ВБП) представляет собою ОЗУ ємністю 2048 (4096) біт и складається з локальної матриці з єднань, власне модуля пам'яті, синхронних буферних регістрів, а такоже програмованіх мультіплексорів. Сигналіз на вхід ЛМС ВБП надходять з рядка ГМС. Тактові та керуючі сигналіз надходять з глобальної шини керуючих сігналів. Вихід ВБП может буті скомутуваті як на рядок, так и на стовпець ГМС.
Наявність синхронних буферних регістрів и програмованіх мультіплексорів дозволяє конфігуруваті ВБП як накопичувачі з організацією 256 х 8, 512х4, 1024х2, 2048х1.
Наявність ВБП дает можлівість таблічній реализации таких елементів устройств ЦГЗ, як перемножітеля, АЛП, Суматори и т.п., что мают швідкодію до 100 МГц (ЗВИЧАЙНИЙ за найспріятлівішіх умів, реально швідкодію Арифметичний устройств, реалізованіх на базі ВБП становіть 10 - 50 МГц).
Всі Пліс сімейства FLEX10K сумісні за рівнямі з шиною PCI, мают можлівість як послідовної, так и паралельної завантаження, Повністю підтрімують стандарт JTAG.
...
