Елемент вводу-виводу (ЕВР) Пліс сімейства FLEX10K з'єднує канал рядки чі Шпальт ГМС з виводами мікросхеми. ЕВР дозволяє здійсніті Введення-Виведення біта даних з різнімі швидкости, ТИМЧАСОВЕ зберігання даних, емуляцію відкритого колектора. Наявність вхідного и вихідного регістра дозволяють зберігаті дані, что зніжує логічне НАВАНТАЖЕННЯ на ЛЄ и вівільняє ресурси Пліс для реализации других функцій. ШВИДКІСТЬ перемикань буфера ЕВР может буті задана при конфігурації Пліс. Знижена ШВИДКІСТЬ перемикань дозволяє знізіті рівень імпульсніх Перешкода и «дзвони» в системе.
Рис.1.1 Архітектура Пліс FLEX10K
1.3 Quartus II - система проектування Пліс
Quartus II (QII) - це система проектування на Пліс Altera, підходяща для усіх віпущеніх сімейств мікросхем Altera. Це самє система, т. К. Вона Включає весь необхідній набор утіліт, підпрограм и налаштування для полного создания проекту.
Всі підпрограмі и утіліті QII можна розділіті на групи согласно з Етап виконан проекту на Пліс, Які віглядають Наступний чином:
· Створення файлу проекту;
· Аналіз и синтез проекту;
· Трасування зв'язків та размещения проекту;
· годин аналіз помощью утіліті Time Quest. При необхідності создания бази даних для передачі в іншу САПР для моделювання;
· Програмування конфігураційної пам'яті.
Розглянемо деякі етапи детальніше.
створеня проекту файлу.
Файл проекту можна створюваті на апаратних мовах, графічному редакторі и редакторі кінцевіх автоматов.
Рис.1.2. Файл з Описом проекту
Апаратні мови, застосовуються для QII, VHDL (Розширення файлу *. Vhd), Verilog (*. V) i System Verilog.
При створенні проекту может буті вікорістаті будь-яку мову з перерахованого вищє.
Текстовий редактор можна використовуват будь-який, но тієї, Який вбудований в QII, дозволяє Наступний:
вносіті групові Коментарі;
можлівість использование мовних шаблонів;
синтаксичними підсвічування;
Пошук за ключовими словами;
можлівість згортання громіздкіх функцій;
написання скриптів TСL.
Редактор пам яті ROM. Дуже Зручна утіліта для создания ВЛАСНА табличного значення. Например, можна создать таблицю сінусів (адреси - це аргумент Функції, значення - це значення коміркі пам яті) або змоделюваті сигнал в оболонці Mathlab и отрімані значення Записатись в табліці пам яті. Такоже такий редактор может стать в нагоді для запису стійкіх станів при створенні, например, модулятора. Значення можна запісуваті як в двійковому, так и в шістнадцятковому поданні. Запісані значення будуть зберігатіся в конфігураціонной пам яті або флешпамяті, если мова идет про CPLD.
Редактор кінцевіх автоматов існує для создания автомата станів з призначеня умів переходу в графічному виде (графами) з можлівістю Подальшого превращение в HDL мова (будь-який) для можліовсті перегляду реализации вашого автомата.
Основні вікно проекту крім відображення самого проекту містіть навігатор проектом, в якому описана ієрархія файлів проекту І список вікорістовуваніх бібліотек, сімволів и файлів, а такоже вікно стану компіляції (синтезу) проекту І вікно ПОВІДОМЛЕННЯ помилок и попередження.
Аналіз та синтез
Синтез - це процес создания проекту з урахуванням особливую мікросхеми (ОЗУ, DSP-блоків, логіки) для перегляду использование ресурсов на Ранн етапі. Реальні использование ресурсов матриці буде видно только после компіляції. Цифри, показані в сінтезі, могут відрізнятіся до 20-30%.
Для того, щоб оцініті чі правильно Виконаю поведінкова модель проекту после синтезу в Quartus II, можна переглянутися Тимчасові діаграмі без урахування трасувальніх Особливе, хоча можна Задати и режим сімуляції з прив'язки до першої години.
Установки - це Такі глобальні налаштування, як:
вибір мікросхеми, хоча ВІН віробляється и при старті проекту;
оптимізатор синтезу (за годиною);
найпростіші установки Фіттер (трасувальніка);
установки аналізатора ОЦІНКИ спожіваної потужності.
Рис.1.3. Вікно Вибори Пліс
За помощью аналізатора потужності можна отріматі примерно обчислення споживання потужності за результатами синтезу (з Завдання тактової частоти и параметра, типом мікросхеми, ...
