, системним контролером і генератором визначено їх функціональним призначенням і для всіх варіантів завдань будуть однаковими.
У цій схемі за допомогою додаткових елементів задаються наступні умови роботи. По-перше, тактова частота генератора задається зовнішнім кварцовим резонатором ZQ1 (конденсатор С2 коригувальний, що пригнічує високочастотні складові). По-друге, передбачається, що зовнішні пристрої і пам'ять при обміні даними з мікропроцесором не вимагають тактів очікування, тобто можуть працювати також швидко, як і процесор, тому вхід готовності RDYIN генератора тактових імпульсів, а через нього і мікропроцесора, з'єднаний з джерелом живлення + 5В.
Резистор R2 обмежує вхідний струм. Ланцюжок С1, R1 - типова схема формування імпульсу скидання нульового рівня при замиканні ключа S1. Діод VD1 оберігає вхід ІС генератора від паразитних негативних імпульсів, що виникають при перемиканні S1.
Системний контролер крім керуючих сигналів формує і системну шину даних. Формування системних (магістральних) шин необхідно тому, що навантажувальна здатність виходів мікропроцесора мала (2-3 входу ТТЛ-елемента). З метою збільшення навантажувальної здатності шини адреси, вважаючи, що проблему з шиною даних вирішує системний контролер, в схему додатково вводять буфери (регістри або шинні формувачі) адреси.
мікропроцесор програмний модуль пам'ять
3. Формування сигналу вибору модуля
Для дешифрування портів вводу-виводу використовується ІС дешифратора 4-х розрядного коду (лінії А4-А7) в активний низький рівень на одній з 16-і вихідних ліній. Дозвіл дешифрации можливо при зверненні МП до портів введення/виводу (низький рівень на лініях IOR, IOW), а також за відсутності циклу ПДП (низький рівень на лінії AEN).
Призначення сигналів CS на виходах дешифратора ВУ наведені в таблиці 2.
Таблиця 2 Призначення сигналів ВУ
УстройствоРегістр устройстваНомер портаАдресние лінііСігнал вибору устройстваA7A6A5A4A3A2A1A0КПР1ICW1, OCW100h00000000CSINT1 ICW2, OCW2, OCW301h00000001КПР2ICW1, OCW110h00010000CSINT2ICW2, OCW2, OCW311h00010001КПР3ICW1, OCW120h00100000CSINT3ICW2, OCW2, OCW321h00100001КПДПРг. адреси канал 030h00110000CSDMAРг. лічильника циклів канал 031h00110001Рг. адреси канал 132h00110010Рг. лічильника циклів канал 133h00110011Рг. адреси канал 234h00110100Рг. лічильника циклів канал 235h00110101Рг. адреси канал 336h00110110Рг. лічильника циклів канал 337h00110111Рг. керуючого слова38h00111000Таймер-лічильник Канал 040h01000000CSPITКанал 141h01000001Канал 242h01000010Регістр керуючого слова43h01000011УСАПП1Регістр данних50h01010000CSPCA1Регістр керуючого слова51h01010001УСАПП2Регістр данних60h01100000CSPCA2Регістр керуючого слова61h01100001ППІПорт А70h01110000CSPPIПорт В71h01110001Порт С72h01110010Регістр керуючого слова73h01110011АЦПРегістр даних АЦП80h10000000CSAD
4. Структура пам'яті
Проектування підсистеми пам'яті слід починати з зіставлення обсягів заданої пам'яті і розмірів адресного простору, прямо доступного з мікропроцесора КР580ВМ80А. Обсяг цього адресного простору визначається розрядністю програмного лічильника, воно фіксоване і одно 64К. Якщо обсяг фізично реалізованої пам'яті не перевищує 64К, то додаткових схемних рішень для розширення адресного простору не буде потрібно. Крім того, слід врахувати, що в завданні часто вказані та адресні діапазони, у яких повинні бути розміщені оперативна і постійна пам'ять. Карта розподілу пам'яті наведена на малюнку 3.
Згідно з завданням обсяг оперативної пам'яті 32 Кb, обсяг ПЗУ 32 Kb. Даний обсяг пам'яті необхідно відобразити в адресний простір в 64Kb. Адресний простір процесора розділене на дві частини по 32 Kb для кожного типу пам'яті. Лінія А15 здійснює вибір пам'яті, до якої відбувається звернення (RAM або ROM).
Для реалізації ПЗУ об'ємом 32 Кбайт використовується 4 мікросхеми M2732AF1 з організацією 8К х 8.
Оперативне запам'ятовуючі пристрій об'ємом 32 Кбайта виконано на одній мікросхем3 i51256 S/L з організацією 32К x 8.
5. Організація введення/виводу
5.1 Організація ПДП
ПДП використовується при обміні даних між зовнішніми пристроями і основною пам'яттю. Для організації режиму ПДП використовується контролер ПДП КР580ВТ57, регістр фіксації старшого байта адреси К580ІР82.
Основні можливості КПДП КР580ВТ57:
· Контролер підключає 4 зовнішніх пристрої
· Незалежно програмуються 4 каналу обміну
· М...
