пристрою перевіряють первісний провідним адресу. До складу байта адреси пристрою входить біт напрямку передачі даних (виконується читання з веденого або запис). Ведений і ведучий шини завжди знаходяться в протилежному режимі роботи, що можна представити у вигляді двох станів:
- Ведучий передавач-ведений приймач:
- підпорядкованому передавач-ведучий приймач.
В обох випадках провідний формує тактовий сигнал.
Висновок тактового сигналу (SCL) і даних (SDA) повинні мати вихід з відкритим колекторам, щоб виконати вимоги «монтажного І» на шині. Для формування високого рівня сигналу на лініях до них підключаються підтягує резистори. Число пристроїв, які можуть бути підключені до шини I 2 C, обмежуються тільки максимальною ємністю шини (400пФ) і здатністю адресації цих пристроїв.
Основні терміни, пов'язані з шиною I 2 C
Ініціалізація і завершення передачі даних в I 2 C:
У той час, коли передача даних на шині I 2 C відсутня, сигнал синхронізації (SCL) і даних (SDA) мають високий логічний рівень за рахунок підтягаючих резисторів. Біти START і STOP формуються провідним для визначення початку і закінчення даних відповідно. Біт START формується переходом сигналу SDA з високого рівня в низький при високому рівні сигналу SCL. Біт STOP формується переходом SDA з низького рівня високий при високому рівні SCL. На малюнку 1.2 показано формування бітів START і STOP. Ведучий шини формує біти START і STOP для вказівки початку і завершення передачі даних. При передачі даних сигнал SDA може змінюватися тільки, коли SCL має низький рівень.
Малюнок 1.2 - Біти START і STOP
Адресація пристроїв на шині I 2 C:
Для адресації пристроїв використовується два формати адреси: простий 7-розрядний формат з бітом читання/запису R/W (малюнок 1.3); 10-розрядний формат, передається два біти. У першому байті передається: пять бітів, що визначають що це 10-розрядний адреса; два старші біти адреси; біт записі/читанні. У другому байті передається 8 молодших біт адреси (малюнок 1.4).
Малюнок 1.3 - 7-розрядна адресація
Малюнок 1.4 - 10-розрядна адресація
Підтвердження прийому:
При передачі даних після кожного переданого байта приймач повинен підтвердити отримання байта сигналом ACK (малюнок 1.5). Якщо ведений не підтверджує отримання байта адреси чи даних, ведучий повинен перервати передачу сформувавши сигнал STOP (ведений повинен відпустити SDA для формування STOP провідним).
Малюнок 1.5 - Підтвердження прийому веденим
Коли ведучий шини приймає дані, то на кожен ухвалений байт формується біт підтвердження, якщо прийнятий біт не останній. Для повідомлення веденому про те, що ведучий припиняє приймати дані по прийому останнього байта формується ACK не формується. Ведений відпускає SDA, щоб ведучий зміг передати біт STOP. Ведучий може формувати біт STOP на місці біта підтвердження.
Якщо необхідно затримати передачу даних, то він може утримати SCL в низькому логічному рівні. Передача даних продовжиться, коли ведений відпустить SCL. Це дозволяє веденому підготувати нові дані для передачі. Методика затримки передачі даних може використовуватися і при передачі окремих бітів (малюнок 1.6).
Малюнок 1.6 - Очікування передачі даних
На малюнках 1.7 і 1.8 показані послідовності прийому і передачі даних провідним шини.
Малюнок 1.7 - Послідовність передачі даних провідним
Малюнок 1.8 - Послідовність прийому даних провідним
Коли ведучому шини необхідно продовжити обмін даними (при формуванні біта STOP керування шиною втрачається) може бути переданий біт повторний START. Умова повторний START ідентично умові START формується після передачі біта підтвердження. Це дозволяє ведучому продовжити обмін з поточним пристроєм або адресувати нове (малюнок 1.9).
Малюнок 1.9 - Комбінований формат
1.3 Шина PCI
Шина PCI децентралізована, немає головного пристрою, будь-який пристрій може стати ініціатором транзакції. Для вибору ініціатора використовується арбітраж з окремою логікою арбітра. Арбітраж «прихований», що не відбирає часу - Вибір нового ініціатора відбувається під час транзакції, що виконується попереднім ініціатором.
Транзакція складається з 1 або 2 циклів адреси (2 циклу адреси використовуються для передачі 64-бітових адрес, підтри...
