окошвидкісна передача даних, для цих шин немає сенсу домагатися високої протяжності провідників або стандартизації з метою спрощення підключення додаткових пристроїв. Високошвидкісний обмін з периферійними пристроями здійснюється допомогою процесорів вводу-виводу, які є контролерами периферійних високошвидкісних шин, до яких, у свою чергу і підключаються контролери відповідних пристроїв. На роль таких периферійних шин підходять, наприклад, VME (застосовується в МПВК фірми Digital Equipment Company), SBus (застосовується в МПВК фірми Sun Microsystems) або PCI (застосовується в МПВК, побудованих на процесорах фірми Intel сімейства x86).
У SMP сумісної системі переривання керуються контролерами APIC (Advanced Programmable Interrupt Controller), БІС яких серійно випускаються багатьма виробниками мікроелектронних виробів (наприклад DEC, Sun, IBM, Texas Instruments). Дані контролери мають розподіленої архітектурою, в якій функції управління переривань розподілені між двома функціональними блоками: локальним (ЛБ) і введення-виведення (БВВ). Ці блоки обмінюються інформацією через шину, звану шиною комунікацій контролера переривань (ШККП). Пристрій введення-виведення визначає появу переривання, адресує його локальному блоку і посилає по шині ШККП. Блоки APIC спільно відповідають за доставку переривання від джерела переривань до одержувачів по всій системі. Використання такої організації додатково збільшує розширюваність за рахунок розвантаження поділу між процесорами навантаження по обробці переривань. Завдяки розподіленої архітектурі, локальні блоки або блоки введення-виведення можуть бути реалізовані в окремій мікросхемі або інтегровані з іншими компонентами системи.
У МПВК подібної структури немає конфліктів через зв'язки, залишаються тільки конфлікти через ресурсів. Можливість одночасного зв'язку декількох пар пристроїв дозволяє домагатися дуже високої продуктивності комплексу. Важливо відзначити і таку обставину, як можливість встановлення зв'язку між пристроями на будь-яке, навіть тривалий час, так як це абсолютно не заважає роботі інших пристроїв, зате дозволяє передавати будь масиви інформації з високою швидкістю, що також сприяє підвищенню продуктивності комплексу.
Крім того, до переваг структури з перехресної комутацією можна віднести простоту і уніфікованість інтерфейсів всіх пристроїв, а також можливість вирішення всіх конфліктів у комутаційної матриці. Важливо відзначити і те, що порушення якийсь зв'язку призводить не до виходу з ладу всього пристроїв, тобто надійність таких комплексів досить висока. Однак і організація МПВК з перехресною комутацією не вільна від недоліків.
Насамперед - складність нарощування ВК. Якщо в комутаційної матриці заздалегідь не передбачити великого числа входів, то введення додаткових пристроїв в комплекс зажадає установки нової комутаційної матриці. Істотним недоліком є ​​і те, що комутаційна матриця при великому числі пристроїв у комплексі стає складною, громіздкою і досить дорогої. Треба врахувати ту обставину, що комутаційні матриці будуються зазвичай на схемах, швидкодія яких істотно вище швидкодії схем і елементів основних пристроїв - тільки за цієї умови реалізуються всі переваги комутаційної матриці. Ця обставина в значній мірі ускладнює і здорожує комплекси.
2.2 Функціональна схема елемента комутаційної матриці
Комутаційна матриця (див. розділ "Структурна схема МПВК") являє собою прямокутний двовимірний масив з комутаційних елементів, встановлених у місцях перетину шин процесорів і пам'яті (щодо структурної схемою МПВК). Функції кожного з цих елементів прості - за наявності керуючого сигналу повинна бути забезпечена двосторонній зв'язок між шинами зі боку процесора і шинами з боку пам'яті. При відсутності керуючого сигналу зв'язок має бути відсутня, сигнали на шинах повинні поширюватися далі.
Чи не становить істотних проблем синтез такого блоку на стандартних логічних елементах, проте кожен такий блок містить два (як мінімум) послідовно з'єднаних логічних елемента, що вносить досить відчутну затримку. Таке рішення входить в протиріччя з вимогою підвищеного швидкодії елементів комутаційної матриці і призводить до необхідності підвищення швидкості роботи за рахунок застосування логіки високої швидкодії, що не завжди можливо або бажано.
Виходом є застосування спеціалізованих інтегральних мікросхем, що випускаються деякими виробниками мікроелектроніки. У Texas Instruments це ІМС SN74CBT3384 (розрядність 10 біт), SN74CBT16244 (розрядність 16 біт), SN74CBT16210 (розрядність 20 біт), у Cypress Semiconductor - CYBUS3384 (два комутатори в одному корпусі з розрядністю 5 біт кожен), у Sun Microelectronics - STP2230SOP. Дані ІМС мають достатню швидкодію (Затримка розповсюдження 5.2 - 10.0 нс, що відповідає максимальній тактовій частоті 190 - 100 МГц) і досить невисоку ціну (кілька доларів за одиницю в партіях від 100...
