ножимое (А) дається в схему шифраторів має 4 виходи так як шифратор розрахований на 10 чисел, то вони мають 10 виходів.
Шифратор: CD-coder
1. Шифратор (званий також кодером) - пристрій, що здійснює перетворення десяткових чисел в двійкову систему числення.
2. Шифратор - КЦУ, який служить для перетворення унітарного коду в n-розрядний двійковий.
Комбінаційно-логічні схеми
При множенні чисел А і В утворюється перший часткове твір, представлене розрядами: А4 В4, А3 В1, А2 В1, А1 В1. При множенні числа А на перший розряд В1 співмножник У і друге часткове твір, представлене розрядами: А4 В2, А3 В2, А2 В2 і А1 В2. При множенні числа А на другий розряд В2 множники В.
Реалізуємо технічні розряди перерахованих першого і другого часткових творів за допомогою кон'юнктор, логічних елементів В«І.В» Для цього потрібно дві мікросхеми К155ЛИ1, що містять у собі чотири елементи 2-І.
Регістр зсуву
При множенні А на В перетворення другого часткового твору можна представити як множимое А, зрушене вліво на один розряд. Таку функцію зсуву вліво виконує сдвиговой регістр. Зробимо вибір мікросхеми чотирьох розрядного зсувного регістру. Забезпечимо режим зсуву вліво шляхом відповідного включення керуючих входів. p align="justify"> Виберемо мікросхему К155ІР1. Регістр зсуву з паралельними і послідовними входами. При паралельного запису інформації, встановленої на чотирьох розрядному вході D на вхід паралельної завантаження L подають рівень логічної В«1В», а на тактовий вхід С1, тактовий імпульс, по негативному фронту якого, дані переписуються на вхід регістра Q. Стан входів DR і C2 можуть бути при цьому довільними. p align="justify"> Виходи КЛС другого часткового твори підключає до інформаційних входів D1-D4 у відповідності зі структурною схемою
В
Малюнок-Регістр зсуву з паралельними і послідовними входами (-заг., - + 5В)
Регістр, що перетворює паралельну форму сигналу в послідовну
Результат-твір А У, отримане у вигляді суми першого часткового твори зі В«зсунутимВ» на один розряд другим частковим твором, представлений в даній схемі шестирозрядна двійковим числом в паралельній формі, що знімається з виходів суматора.
У розробляється схемою вихідна інформація передається в лінію в послідовній формі. Така ситуація можлива в мережах ЕОМ при межмашинного обміні інформацією по першій лінії згідно з протоколом обміну. Протокол обміну-угоди, в якому зазначено, що першим передається сигнал управління (стартовий сигнал), другим-сигнал підтвердження з приймального кінця, після другого сигналу передається інформація (6 біт), таким чином, довжина переданого слова інформації-8 біт (1 Байт ...
