Д - буфер шини даних
На даній схемі надходить адресу проходить через селектор і дозволяє вибрати одну з мікросхем ОЗУ одночасно, з цим керуючі сигнали вказують, що вибрано пристрій дозволяють заблокувати звернення до ОЗУ навіть при збігу адрес. Ще один сигнал управління RW задає напрямок куди видається інформація в блок ОЗУ або на шину. br/>
Вибір елементної бази
Для проектування блоку ОЗУ були розглянуті особливості функціонування процесора 8080. Було з'ясовано що його максимальна частота функціонування становить 2.5МГц і розрядність шини даних - 8 біт, шини адреси - 16 біт. Аналізуючи тимчасові діаграми розраховуємо, що кожен наступний такт виконується через 0.4 мкс, враховуючи що кожен такт складається з двох полутакт то для роботи в синхронному режимі вимагає пам'яті з затримкою не більше 0.2мс. Виходячи з усього перерахованого для роботи процесора без тактів очікування вирішено використовувати статичну пам'ять має мінімальні затримки. p> З шини управління для правильного функціонування ОЗУ необхідно контролювати такі сигнали: - запис на цьому виході МП БІС сигнал вказує, що дані видані МП БІС і встановлені на МД (магістраль даних) і можуть бути записані в ОЗУ. Цей сигнал необхідний для вибору напрямку передачі даних. - Читання зовнішнього порту, використовуваний для вибору замість ОЗУ адресного простору портів. - Запис зовнішнього порту, використовуваний для вибору замість ОЗУ адресного простору портів. p> Два останніх сигналу в активному 1ом стані сигналізують про те що блок ОЗУ повинен бути відключений від шини даних, а буфер переведений в Z стан.
Для виконання вибору конкретної мікросхеми також слід врахувати що можна вибрати ОЗУ тільки з ряду 4Кб, 8Кб, 16Кб, 32кб і т.д. у зв'язку з цим є два варіанти реалізації: взяти ОЗУ 16Кб х 8 або дві мікросхеми на 8 +4 кб. Перший варіант на мою думку переважніше однак частина ОЗУ залишиться невикористаною тому було вирішено реалізовувати другий варіант. Для вибору мікросхеми було проведено пошук в інтернеті і доступною мені літературі. У підручнику Г.І. Пухальський В«Проектування мікропроцесорних системВ» були розглянуті як російські аналоги серія 537РУхх так і імпортні варіанти ОЗУ, при цьому була знайдена відповідна за параметрами мікросхема. Враховуючи що затримки для більшості мікросхем 537 серії близькі до 0.2 мкс що забезпечує необхідні параметри затримок перша мікросхема була взята 537РУ16 забезпечує 8Кбайт на 8бит, затримка при вибірці 140/160нс. br/>В
Рис.2. Структурна сема мікросхеми ОЗУ 537РУ16. br/>
На схемі видно внутрішня структурна схема і організація даної мікросхеми. Використання тригерних комірок пам'яті значно підвищує швидкість роботи такого ОЗУ порівняно з динамічним яке реалізується на конденсаторах. p> Далі був проведений пошук мікросхеми 4Кбайта на 8бит, була знайдена мікросхема статичного ОЗУ CY7С138. Дана мікросхема статичної ОЗП має Двопортовий організацію і має розширені можливості, а та...
