Теми рефератів
> Реферати > Курсові роботи > Звіти з практики > Курсові проекти > Питання та відповіді > Ессе > Доклади > Учбові матеріали > Контрольні роботи > Методички > Лекції > Твори > Підручники > Статті Контакти
Реферати, твори, дипломи, практика » Новые рефераты » Пристрій підсумовування двійкових чисел

Реферат Пристрій підсумовування двійкових чисел





ням між розрядами. Тому основним вузлом багаторозрядних суматорів є комбінаційний однорозрядний суматор, який виконує арифметичне додавання однорозрядних двійкових чисел ai, bi і перенесення з сусіднього молодшого розряду ci, утворюючи на виходах значення суми Si і перенесення в старший розряд Ci +1. p align="justify"> Умовне графічне позначення однорозрядного двійкового суматора наведено на малюнку 3.


В 

Рисунок 3 - Умовне графічне позначення однорозрядного суматора


У таблиці 1 наведена таблиця істинності однорозрядного суматора.


Таблиця 1 - Таблиця істинності однорозрядного суматора

aibiciSiCi +10000000110010100110110010101011100111111

Логічні функції для виходів Si і Ci +1 однорозрядного суматора, записані в СДНФ за даними таблиці 4, після мінімізації мають вигляд:


(1)

(2)


Як випливає з виразу (1), функцію Si зручно реалізувати за допомогою двох логічних елементів В«виключає АБОВ», які часто називають полусумматора. Функціональна схема однорозрядного суматора на основі двох полусумматора показана на малюнку 4. br/>В 

Рисунок 4 - Функціональна схема однорозрядного суматора на основі двох полусумматора


Для підсумовування двох багаторозрядних двійкових чисел на кожен розряд необхідний один однорозрядний суматор. Тільки в молодшому розряді можна використовувати полусумматор. На рисунку 5 наведена функціональна схема чотирирозрядний паралельного суматора з послідовним переносом. пристрій підсумовування двійковий число

В її молодшому розряді також використовується повний однорозрядний суматор. При цьому наявність входу перенесення C0 дозволяє розглядати схему як Чотирирозрядний секцію суматора з великою розрядністю. Така секція може бути реалізована у вигляді мікросхеми. p align="justify"> Істотним недоліком суматорів з послідовним перенесенням є велика затримка () вихідного сигналу Cn в ланцюзі перенесення, пов'язана з його послідовним проходженням через усі однорозрядні суматори, кожен з яких має затримку перенесення tc. В результаті tCn = ntc, а затримка освіти n-го розряду суми tSn = tS + (n - 1) tC, де tS - затримка суми однорозрядного суматора. При числі розрядів n> 4 ... 8 часи tSn, tCn виявляються досить значними, тому для підвищення швидкодії в суматорах зазвичай застосовують прискорені способи формування переносу.

Найбільш часто використовується одночасне (паралельне) формування переносу для декількох розрядів. При цьому вводяться допоміжні функції генерації перенесення і розповсюдження перенесення . Тоді вираз (2) можна представити в наступному вигляді:


Назад | сторінка 2 з 4 | Наступна сторінка





Схожі реферати:

  • Реферат на тему: Проектування суматора двійковій-десяткових чисел
  • Реферат на тему: Розробка суматора із записом результату алгебраїчного додавання
  • Реферат на тему: Розробка суматора-помножувача
  • Реферат на тему: Розробка двоходового інвертуючого суматора
  • Реферат на тему: Апаратна реалізація модулярного суматора і помножувача на базі ПЛІС