я з оперативної пам'яті повинна забезпечувати виконання двох основних операцій: або читання, або запис. Також з шини адреси надходить адресу осередки, по якій проводиться запис або зчитування. br/>
1. Індивідуальне завдання на курсове проектування
Індивідуальне завдання на синтез КП:
Схема запису і зчитування з оперативної пам'яті
СхемаНомер вариантаРазрядностьАдресность231632
Малюнок 1: ФУНКЦІОНАЛЬНА СХЕМА КП
2. Розробка пам'яті
В основі схеми лежить пам'ять з прямим доступом. Дана схема призначена для запису, зберігання й зчитування інформації, при зчитування інформації з ОЗУ вона не руйнується. Осередки в пам'яті організовані в матрицю RAM, що має 32 рядa шістнадцяткових регістрів. Матриця забезпечена адресним дешифратором DC, який приймає чотирьохрозрядний код адреси і вибирає з його допомогою одного зі своїх 32 виходів потрібне Шестнадцатіразрядное слово. br/>В
Рис.2 Використовувана для побудови пам'ять (16х8)
При проектуванні пам'яті, необхідно враховувати наявні елементну базу. Пам'ять будувалася на мікросхемах пам'яті з розрядністю 16 і адресність 32. Для того щоб отримати задану адресність, проектування пам'яті було вироблено в два етапи: спочатку була збільшена в два рази адресність порівняно з вихідною. Таким чином, була отримана пам'ять 32x16. Було використано всього чотири мікросхеми, тобто мінімальне число елементів, достатню для реалізації заданої пам'яті. У реальному пристрої продуктивність буде оцінюватися продуктивністю самої повільною мікросхеми пам'яті. p> Для збільшення адресності були з'єднані інформаційні входи, а всі входи управління, крім R були з'єднані через Інвертери. Входи R були з'єднані без інвертерів для скидання елементів всієї пам'яті. На виході елементи з'єднані через елементи АБО. p> Призначення входів пам'яті:
ОЕ - дозвіл висновку (сигнал активний по низькому рівню) - дозвіл запису (сигнал активний по низькому рівню) скидання
В
Малюнок 3. RAM 16x8 (ОЗУ К155РПЗ)
Умови запису Рис.4 і читання Рис.5 з ЗУ К155РПЗ
В
К155РПЗ - регістрове ЗУ. Його основою служить 16-розрядний файл-регістр, має організацію 8 слів Х 2 біти (тобто слова розташовані в регістрі по восьми адресами). Регістр забезпечений вхідними та вихідними портами для запису і читання дворозрядне слів. Регістр пам'яті обслуговують три порти: порт вхідних даних А, порт вихідних даних B (ці порти незалежні, вони мають власну адресацію), а також двосекційний порт С. Секції вхідних та вихідних даних порту С мають спільні адресні входи. Кожен порт має по три адресних входу AAn, ABn і ACn, що дає вісім адрес в регіс...
