всіх каналах.
Як датчики вхідної інформації використовуються: 3 колійних реле, що сприймають інформацію з рейкових кіл, 4 вогневих реле, контроль харчування фідерів.
В якості об'єктів управління виступають реле управління переїзним світлофорами і телесигналізація про стан системи.
2. Розробка принципових електричних схем
.1 Розробка принципової електричної схеми обчислювального каналу
Обчислювальні канали розроблюваної системи побудовані з використанням програмованих логічних інтегральних схемах (ПЛІС) Xilinx Spartan-II.
Програмовані логічні інтегральні схеми (ПЛІС) завдяки своїм перевагам є найбільш перспективною елементною базою цифрової електроніки. Фірма Xilinx, використовуючи досягнення передових технологій, випускає сімейства ПЛІС з різною архітектурою, які дозволяють створювати в стислі терміни цифрові системи з різним рівнем складності та ступенем інтеграції [4].
У 1985 р. фірма Xilinx представила новий тип логічних мікросхем - перепрограмувальні користувачем базові матричні кристали (Field Programmable Gate Array, або FPGA). Ці мікросхеми надали розробнику електронних пристроїв переваги використання стандартних базових матричних кристалів (БМК), при цьому з'явилася можливість проектувати, конфігурувати, налагоджувати, виправляти помилки і реконфигурировать мікросхему безпосередньо на робочому місці, що додало гнучкості і значно скоротило час виходу пристрою на ринок готової продукції.
Конфігураційна послідовність (bitstream) може бути завантажена в ПЛІС FPGA безпосередньо в системі і перевантажена необмежену кількість разів. Ініціалізація ПЛІС проводиться автоматично з завантажувального ПЗУ Xilinx при подачі напруги живлення або примусово за спеціальним сигналом. Процес ініціалізації займає від 20 до 200 мс, протягом яких висновки ПЛІС знаходяться в високоомним стані (підтягнуті до логічного одиниці).
Випуск нового сімейства ПЛІС Spartan ™ - 3 з архітектурою FPGA початий в квітні 2003 р. Сімейство спеціально розроблено для використання в електронних пристроях, розрахованих на великі тиражі і невисоку вартість комплектуючих.
Архітектура ПЛІС сімейства Spartan-З містить 5 фундаментальних програмованих елементів:
- Конфігурується логічний блок (КЛБ). На базі КЛБ реалізується комбінаторна і синхронна логіка, включаючи базові елементи, що запам'ятовують.
- Блок вводу-виводу (БВВ). БВВ здійснюють комутацію висновків корпусу мікросхеми з внутрішньої конфігурується логікою. БВВ підтримують більшість сигнальних стандартів вводу-виводу, що існують в даний час.
- Блок пам'яті. Кожен блок може конфигурироваться як Двопортовий ОЗУ ємністю 18 кбіт.
- Блок помножувача. Вбудований помножувач 18x18 біт.
- Цифровий блок управління синхронізацією (DCM - Digital Clock Manager).
Всі ці елементи розташовані в кристалі. Блоки введення-виведення розташовані навколо регулярної матриці конфігуруємих логічних блоків. Кожен блок пам'яті асоційований з блоком множення 18x18. Модулі управління синхронізацією розташовуються поруч з крайніми стовпцями пам'яті.
Одним з кристалів цього сі...
