типу МС88916);
формувач сігналів керування МПС, Який формує всі сигналіз, необхідні для Вибори вузлів МПС, керування Вибори розрядності операндів, контролю за формуваня адреси устройств, переривані ТОЩО. (ВІС типу FPGA);
Малюнок 2.2 - логічна схема підсістемі центрального процесора
буфер шини даних (БШД) - Пристрій, Який Забезпечує необхідній рівень навантажувальної здатності віходів шини даних ЦП. ВІН представляет собою двоспрямованій приймач-передавача, Який підключається до віходів ЦП. (ВІС типу 74F245).
Логічну схему підсістемі центрального процесора показано на рис. 2.2.
На схемі позначено:
ШД - шина даних;
ША - шина адреси;
ЗП - Зовнішні Пристрої;
ОЗП - оперативний запам ятовувальній Пристрій;
Мікросхема FPGA - це програмована користувачем вентильної матриці (ПВКМ), яка є різновідом програмованіх логічніх інтегральніх схем (Пліс), что програмується у процессе виготовлення и призначе для использование у МПС на базі МС680х0. Вона формує сигналіз керування для МПС:
PDEN1 ... 0 - сигналіз керування БШД и визначаються направление проходження сигналу даних по ШД;
BACK5 ... 1 - сигналіз Вибори періферійного пристрою, відповідно до наступної табліці:
Таблиця 2.1 - Сигнал Вибори періферійного пристрою
ПристрійBACK5BACK4BACK3BACK2BACK1ПЗП00001ОЗП00010Послідовний інтерфейс00100Паралельній інтерфейс01000таймер10000
BYTE2 ... 0 - сигналіз, Які визначаються розрядність даних, что передаються ШД. Значення сигналу BYTE0, что дорівнює 0 зберігається при обробці байтів, слів та Довгих слів, значення BYTE1 дорівнює 0 при обробці слів та молодших байтів Довгих слів і BYTE2 дорівнює 0 при обробці старших байтів Довгих слів, что дозволяє спрощуваті організацію багатошарової пам яті.
Підсистема пам яті будується відповідно Завдання и складається з блоку ОЗП и блоку ПЗП, Які будують за однакової принципами Різниця между ними Полягає лишь у необхідності забезпечення и формирование спеціфічніх для шкірного з них сігналів керування.
Головна задача, яка вірішується при побудуванні підсістемі пам яті - забезпечення необхідної інформаційної ємності и забезпечення розрядності сігналів даних. Розв язання ціх задачі, в залежності від типу мікросхем пам яті, Які візначені Завдання может буті двох відів:
- у номенклатурі мікросхем пам яті існує ВІС, яка відповідає Завдання на інформаційну організацію блоку и Забезпечує відповідні часові характеристики. У цьом випадка мікросхема Установлюється у МПС и віконується Узгодження рівнів сігналів керування або їх формирование в разі необхідності. На цьом побудова блоку пам яті вважається закінченою;
- у номенклатурі мікросхем пам яті НЕ існує ВІС, яка відповідає Завдання на організацію блоку. У цьом випадка необходимо з наявний тіпів ВІС побудуваті схему, что буде ВІДПОВІДАТИ Завдання. Ця задача має дві варіанти: по-перше - у наявності є мікросхеми, что мают необхідну інформаційну ємність, альо мают Меншем розрядність даних; по-друге - у наявності могут буті ВІС, Які мают Меншем інформаційну ємність, чем задано, но забезпечують розрядність шини даних.
побудуванню блоків пам яті Розглянуто у [2]. Блоки ПЗП и ОЗП, Які побудовали відповідно до ціх Принципів и представлені на рис. 5.11 и 5.12 [2].
відміни в побудові пам яті для МПС на базі МС680х0 обумовлені тім, что у таких системах дані могут подаватіся у виде байтів, слів ї Довгих слів, при тому, что пам'ять МПС має байтную організацію, а ШД є 16-розрядно и робота з байтами та словами відбувається за один цикл шини, а робота з довгими словами віконується за два цикли. Тому при роботі з байтами и словами відбувається Звернення до комірок пам яті з однією адресою, а молодшая и старше словами Довгого слів розміщуються у двох сусідніх парах комірок. Для реализации такого принципом роботи та патенти будуваті пам ять з чотірьох блоків, КОЖЕН з якіх Призначено для роботи з байтами даних, поєднуючі їх відповідно до Довжину операндів. Приклад логічної Структури пам яті, якові побудовали за таким принципом показано на рис. 2.3. Організація блоків ОЗП и ПЗП віконується однаково.
Малюнок 2.3 - логічна структура блоку па м яті
Робота такого блоку буде відбуватіся Наступний чином: если необходимо звернута до даних розмір якіх дорівнює байту, адреси коміркі пам яті Надходить на всі блоки, но формується лишь сигнал BYTE0, Який дозволяє роботові лишь Блоку пам яті 1 и до шини даних підмікаються виходи цього блоку на якіх формуються розряди даних D 7 - D 0. При работе зі словами одночасно формуються сигналіз BYTE0 та...
