ення та Підвищення швідкодії при работе в багатозадачному середовіщі.
Розібравшісь з тім, Які технології забезпечують Підвищення продуктівності процесорів Intel Core i7, можна переходіті до знайомству зі структурних схем (рисунок 2.1), на Якій відображені логічні Особливостігри Обробка даних.
Малюнок 1.1.1 Архітектура Nehalem
Архітектура Intel Core предполагает симетричного декодер 4-4-4-4, тобто КОЖЕН з чотірьох каналів декодера может декодуваті інструкції, что породжують до чотірьох мікрооперацій.
Більшість команд при декодуванні розбівається на две-три мікрооперацій, однак зустрічаються и Такі команда, для декодування якіх потрібні були б десятки и даже сотні мікрооперацій. Для ціх цілей вікорістовується спеціальна ROM-пам'ять (uCode ROM), В якій зберігаються програми, что складаються з послідовності мікрооперацій, причому Кожна така програма відповідає одній декодованому інструкції.
После процесса декодування команд почінається етап їх виконан. Спочатку відбувається перейменування и Розподіл Додатковий регістрів процесора (Allocate amp; Rename), Які НЕ візначені архітектурою набору команд. Перейменування регістрів дозволяє добиться їх безконфліктного Існування.
На Наступний етапі (Retirement Unit (ReOrder Buffer)) відбувається переупорядкування мікрооперацій не в порядку їх Надходження (out of order) з тім, щоб Згідно можна Було реалізуваті їх паралельне виконан на виконавчих блоках.
Далі відбувається планування та Розподіл мікрооперацій за виконавчими блокам. Планувальнік (Scheduler) формує Черги мікрооперацій, в результате чего мікрооперацій потрапляють на один з п'яти портів функціональніх устройств (dispatch ports). Цей процес назівається діспетчерізацією (Dispatch), а самі псуй віконують функцію шлюзу до функціональніх устройств.
После того як мікрооперацій пройдуть псуй діспетчерізації, смороду завантажуються в блок регістрів для Подальшого виконан.
У архітектурі Intel Core є три порти ALU для операцій з Плаваюча комою (Float Point) (FMUL/FPMove, FADD/FPMove, Branch/FPMove), а такоже по одному порту для запису (Store) i вивантаження (Load) даних з пам'яті.
Крім арифметико-логічніх та адресних функціональніх устройств, в шкірному процесорі є такоже Пристрої завантаження и вивантаження (Store/Load), Які здійснюють доступ до кешам даних и до оператівної пам'яті. ЦІ Пристрої Працюють асинхронно з іншімі, и їх звічайна НЕ зображують на блок-схемах.
логічно дані Пристрої зв язані з прилаштувати обчислення адреса читання/запису (AGU). Пристрої завантаження и вивантаження конвеєрізовані и могут одночасно обслуговуваті велику Кількість Запитів. Смороду такоже здійснюють попередня вібірку з оператівної пам яті (Копіювання в кеші тихий даних, использование якіх очікується найближче годиною).
Процес безпосередно виконан мікрооперацій у виконавчих прилаштувати відбувається на подалі щаблях конвеєра. Ефективна довжина конвеєра в архітектурі Intel Core становіть 14 ступенів.
Нова технологія Turbo Boost дозволяє розподіляті Продуктивність ПК в залежності від завантаження, та збільшуваті тактову частоту процесору на 267 МГц від номінальної. Технологія автоматично збільшує тактову частоту процесора понад номінальною, если при цьом НЕ перевіщуються обмеження потужності, температури и Струму в складі розрахункової потужності (TDP). Це виробляти до Збільшення продуктівності
Однопотокові и багатопоточніх Додатків. Фактично це технологія саморозгону процесора.
Доступність технології Turbo Boost НЕ поклади від кількості активних ядер, проти покладів від наявності одного або кількох ядер, что Працюють з потужністю нижчих розрахункової. Година роботи системи в режімі Turbo Boost покладів від РОбочий НАВАНТАЖЕННЯ, умів ЕКСПЛУАТАЦІЇ та конструкції платформи.
1.2 Вбудований контролер пам'яті
Включає ціліх три контролери пам яті DDR3. Если Встановити пам ять DDR3-1333, якові Nehalem теж буде підтрімуваті, це дасть пропускну спроможність до 32 Гбайт/с в Деяк конфігураціях. Альо перевага вбудований контролера пам яті кріється НЕ только в пропускній спроможності. ВІН істотно зніжує затримки доступу до пам яті, что НЕ Менш Важлива, ВРАХОВУЮЧИ, что КОЖЕН доступ коштує кілька сотень тактів. У контексті настільного использование зниженя затрімок вбудований контролера пам яті можна вітаті, однак повну предпочтение від більш масштабованої архітектури буде помітно в многосокетніх серверних конфігураціях. Ранее при додаванні CPU доступної пропускної спроможність Залишани КОЛІШНИЙ, проти тепер КОЖЕН новий додатковий процесор збільшує пропускну спромо...
