чення, пов'язаному з інтерфейсними портами по внутрішній швидкісний шині (малюнок 4.1). Однак, це були скоріше пробні пристрої, призначені для освоєння самої компанії технології комутації, а не для завоювання ринку. <В
Рис. 4.1. Комутатор на процесорі загального призначення
Основним недоліком таких комутаторів була їхня низька швидкість. Універсальний процесор ніяк не міг впоратися з великим обсягом спеціалізованих операцій з пересилання кадрів між інтерфейсними модулями. p> Для прискорення операцій комутації потрібні були спеціалізовані процесори зі спеціалізованими засобами обміну даними, як у першому комутаторі Kalpana, і вони незабаром з'явилися. Тепер комутатори використовують замовні спеціалізовані БІС, які оптимізовані для виконання основних операцій комутації. Часто в одному комутаторі використовується кілька спеціалізованих БІС, кожна з яких виконує функціонально закінчену частину операцій. p> В даний час комутатори використовують в якості базової одну з трьох схем взаємодії своїх блоків або модулів:
комутаційна матриця;
колективна Багатовходові пам'ять;
загальна шина.
Часто ці три способи взаємодії комбінуються в одному комутаторі. p> Комутатори на основі комутаційної матриці
Комутаційна матриця - основний і найшвидший спосіб взаємодії процесорів портів, саме він був реалізований у першому промисловому комутаторі локальних мереж. Однак, реалізація матриці можлива тільки для певного числа портів, причому складність схеми зростає пропорційно квадрату кількості портів комутатора (малюнок 4.2). <В
Рис. 4.2. Комутаційна матриця
Більш детальне представлення одного з можливих варіантів реалізації комутаційної матриці для 8 портів дано на малюнку 4.3. Вхідні блоки процесорів портів на підставі перегляду адресної таблиці комутатора визначають за адресою призначення номер вихідного порту. Цю інформацію вони додають до байтам вихідного кадру у вигляді спеціального ярлика - тега (tag). Для даного прикладу тег представляє просто 3-х розрядне двійкове число, що відповідає номеру вихідного порту. <В
Рис. 4.3. Реалізація комутаційної матриці 4х4 за допомогою двійкових перемикачів
Матриця складається з трьох рівнів двійкових перемикачів, які з'єднують свій вхід з одним з двох виходів залежно від значення біта тега. Перемикачі першого рівня управляються перший бітом тега, другого - другим, а третього - третім. p> Матриця може бути реалізована і по-іншому, на підставі комбінаційних схем іншого типу, але її особливістю все одно залишається технологія комутації фізичних каналів. Відомим недоліком цієї технології є відсутність буферизації даних всередині комутаційної матриці - якщо складений канал неможливо побудувати через зайнятості вихідного порту або проміжного комутаційного елемента, то дані повинні накопичуватися в їх джерелі, в даному випадку - ...
