у вхідному блоці порту, що прийняв кадр. p> Комутатори із загальною шиною
Комутатори із загальною шиною використовують для зв'язку процесорів портів високошвидкісну шину, яка використовується в режимі поділу часу. Ця архітектура схожа на зображену на малюнку 4.1 архітектуру комутаторів на основі універсального процесора, але відрізняється тим, що шина тут пасивна, а активну роль виконують спеціалізовані процесори портів. p> Приклад такої архітектури наведений на малюнку 4.4. Для того, щоб шина не була вузьким місцем комутатора, її продуктивність повинна бути принаймні в N/2 разів вище швидкості надходження даних у вхідні блоки процесорів портів. Крім цього, кадр повинен передаватися по шині невеликими частинами, по декілька байт, щоб передача кадрів між кількома портами відбувалася в псевдопараллельном режимі, не вносячи затримок в передачу кадру в цілому. Розмір такої комірки даних визначається виробником комутатора. Деякі виробники, наприклад, LANNET (зараз підрозділ компанії Madge Networks), вибрали в якості порції даних, які переносяться за одну операцію по шині, осередок АТМ з її полем даних в 48 байт. Такий підхід полегшує трансляцію протоколів локальних мереж до протоколу АТМ, якщо комутатор підтримує ці технології. <В
Рис. 4.4. Архітектура загальної шини
Вхідний блок процесора поміщає в клітинку, переноситься по шині, тег, в якому вказує номер порту призначення. Кожен вихідний блок процесора порту містить фільтр тегів, який вибирає теги, призначені даному порту. p> Шина, так само як і комутаційна матриця, не може здійснювати проміжну буферизацію, але так як дані кадру розбиваються на невеликі осередки, то затримок з початковим очікуванням доступності вихідного порту в такій схемі немає. p> Комутатори з пам'яттю, що
Третя базова архітектура взаємодії портів - двухвходового Колективна пам'ять. Приклад такої архітектури наведено на малюнку 4.5. <В
Рис. 4.5. Архітектура розділяється пам'яті
Вхідні блоки процесорів портів з'єднуються з перемикається входом розділяється пам'яті, а вихідні блоки цих же процесорів з'єднуються з перемикається виходом цієї пам'яті. Перемиканням входу і виходу розділяється пам'яті управляє менеджер черг вихідних портів. У розділяється пам'яті менеджер організує кілька черг даних, по одній для кожного вихідного порту. Вхідні блоки процесорів передають менеджерові портів запити на запис даних в чергу того порту, який відповідає адресою призначення пакета. Менеджер по черзі підключає вхід пам'яті до одного з вхідних блоків процесорів і той переписує частину даних кадру в чергу певного вихідного порту. У міру заповнення черг менеджер виробляє також почергове підключення виходу розділяється пам'яті до вихідних блокам процесорів портів, і дані з черги переписуються у вихідний буфер процесора. p> Пам'ять повинна бути досить швидкодіючої для підтримки швидкості ...
