стрів.
Впроваджувана програма дозволить вийти на новий рівень навчання студентів відповідних спеціальностей, так як сприятиме більш швидкому і якісному засвоєнню матеріалу, а також вони отримають можливість ознайомитися з сучасними методами моделювання напівпровідникових приладів, що буде додатковим конкурентною перевагою при працевлаштуванні.
Висновок
У даній роботі досліджувався пакет програм розрахунку напівпровідникових приладів MicroTec фірми Siborg з метою визначення можливості його застосування в курсовому проектуванні з дисципліни «Твердотільна електроніка». У процесі роботи було вироблено моделювання діода, біполярного транзистора і МОП-транзистора, отримані їх основні характеристики. Досліджено можливості адаптації програми до курсового проектування.
Основні результати роботи полягають в наступному:
1. Встановлено, що основними достоїнствами застосування пакета в процесі навчання є можливість наочного представлення результатів проектування елементів ІС, отримання студентами навичок проектування і моделювання приладів на сучасному рівні.
2. Пакет стимулює вивчення технологічних процесів виробництва виробів напівпровідникової електроніки. Дозволяє з меншими витратами часу отримати більш глибокі знання з фізики роботи напівпровідникових приладів.
3. Достоїнствами є: більш висока точність розрахунку ніж у аналітичних методів; можливість досить точного підстроювання моделі приладу під його реальний аналог; малі витрати часу на складання проектів використовуваних для моделювання (на складання проекту і розрахунку приладу може знадобитися від 30 до 60 хвилин); великий обсяг отримуваних даних про модельований елементі; можливість моделювання абсолютно нових приладів, завдяки тому, що MicroTec заснована на вирішенні фундаментальних рівнянь фізики напівпровідників.
. Застосування пакета дозволяє аналізувати освітлені в методичній літературі елементи теорії роботи напівпровідникових приладів.
. Недоліки пакету проявляються в наступному: по-перше, програма дозволяє здійснювати не більше 1 дифузії, і не більше 1-го процесу нанесення оксиду. По-друге, вона в основному призначена для проектування ІС і в ній не враховується зміна температури кристала, що є серйозним недоліком при розрахунку потужних дискретних приладів. По-третє, проводиться розрахунок виключно планарних структур. По-четверте, існує можливість створення тільки 2D-структур. По-п'яте, можливий розрахунок тільки статичних характеристик. Також існує ряд дрібних недоробок в інтерфейсі.
В цілому, застосування пакету, особливо спільно з аналітичними методами, представляється корисним, і сприятиме підвищенню якості підготовки фахівців за напрямом «Електроніка та мікроелектроніка».
Бібліографічний список
1. Базилев В.К. Розрахунок біполярних транзисторів. Рязань 2004
2. Віхров С.П., Кобцева Ю.Н. Фізика і технологія напівпровідникових приладів та інтегральних схем. Рязань 1994
. Базилев В.К. Розрахунок напівпровідникових діодів. Рязань 1994
. Козлов В.Н. Електронні прилади. Рязань 1994
. Runge H. Distribution of implanted ions under arbitrarily shaped
mask. Phys. Stat. Sol., V. 39 (a), 1977
. Dutton R.W., Antoniadis D.A. Models for computer simulation ofIC fabrication processes. IEEE Trans. Electr. Dev., V.ED - 26, 1979 г.
. Maldonado C.D. ROMANS II - A two-dimensional process simulator. Appl. Phys., Vol. A31, 1983 г.
8. Process and Device Simulation for MOS-VLSI Circuits. Ed. by Antognetti P., Dutton R.W. et al., Martinus Nijhoff Publishers, 1983 г.
. Dutton R.W., Ho C.P. et al. VLSI process modeling - SUPREM III. IEEE Trans. Electr. Dev., V.ED - 30, 1983 г.
. Tanigushi K. et al. Two-dimensional computer simulation models for MOS-LSI fabrication processes. IEEE Trans. Electr. Dev., V.ED - 28, 1981 г.
. Deal BE, Grove AS, General relationship for the thermal oxidation of silicon, J. Applied Physics, vol. 36 1965 року
. Slotboom J.V., H.C. De Graaf. Measurements of bandgap narrowing in silicon bipolar transistor. Solid State Electronics, vol. 19, 1976 г.
. Chynoweth A.G. Ionization rates for electrons and holes in silicon. Phys. Rev., vol. 109, 1958 р
. Yamaguchi K. A mobility model for carriers in the MOS inversion layer. IEEE Trans. Electron Devices, vol. 30, 1983 г.
