Теми рефератів
> Реферати > Курсові роботи > Звіти з практики > Курсові проекти > Питання та відповіді > Ессе > Доклади > Учбові матеріали > Контрольні роботи > Методички > Лекції > Твори > Підручники > Статті Контакти
Реферати, твори, дипломи, практика » Курсовые проекты » Розробка мікропроцесорної системи управління об'єктом

Реферат Розробка мікропроцесорної системи управління об'єктом





игнал підтвердження переривання і сигнали управління пам'яттю і зовнішніми пристроями.

Використання готової БІС КР580ВК28 дозволяє скоротити апаратні витрати при реалізації СК.

Навантажувальна здатність шин адреси і даних мікропроцесора обмежена в середньому одним ТТЛ входом або п'ятьма виходами ТТЛШ. Тому при реалізації МПС необхідно виконати розрахунок допустимого навантаження виходів мікропроцесора. При перевищенні граничних значень потрібна установка шинних формувачів.


Рис. 1.7 Реалізація системного контролера


Для здійснення переривань в МПМ можуть використовуватися різні апаратні засоби, зокрема в схемою, показаної на рис.1.8. Перший тригер служить для запобігання брязкоту контактів кнопки КН2, другий - для видачі запиту на переривання в мікропроцесор. Після надходження від мікропроцесора підтвердження запиту на переривання на шину даних мікропроцесора подається код команди RST, відповідної реализуемому рівню переривання.


Рис. 1.8 Реалізація схеми обробки переривань


Розробка модуля введення-виведення

Для організації інтерфейсу з об'єктом і організації обміну інформацією з пультом управління в МПС використаний ППА КР580ВВ55. Інтерфейс ППА і формат керуючого слова представлені на рис.1.9 і ріс.1.10.

Адресний дешифратор задає базовий адреса ППА, а входи А0 і А1 ППА визначають номер його внутрішнього регістра. Керуюче слово, завантажене в регістр керуючого слова (РУС), налаштовує порти ППА на зазначений режим і напрям передачі.


Рис. 1.9 Інтерфейс ППА


Рис. 1.10 Формат керуючого слова ППА


Модуль таймера призначений для відліку тимчасових інтервалів при виробленні сигналів y2 і y3. Модуль таймера реалізований на базі БІС програмованого таймера (ПТ) КР580ВИ53. Інтерфейс кристала ПТ і формат його керуючого слова показані відповідно на рис.1.11 і 1.12.



Рис. 1.11 Інтерфейс програмованого таймера


ПТ містить три 16-розрядних лічильника, кожен з яких може працювати в одному з шести режимів:

- програмована затримка;

- програмований одновібратор;

- програмований дільник частоти;

- генератор меандру;

- стрибає з програмним запуском;

- стрибає з апаратним запуском.


Рис. 1.12 Формат керуючого слова таймера


Підключення ПТ до системної магістралі аналогічно підключенню ППА. Тактирование лічильників ПТ може здійснюватися від наявного в МПМ генератора. Тимчасові інтервали великої тривалості можуть бути оброблені шляхом послідовного з'єднання двох лічильників Пт

Розробка пам'яті МПС

Розробка пам'яті МПС повинна починатися з визначення її ємності, необхідної для розміщення програм (ПЗУ) і змінних (ОЗУ). Розрядність пам'яті відповідає розрядності мікропроцесора і дорівнює байту. Технічним завданням на курсовий проект визначені конкретні типи ІС ОЗУ і ПЗУ. Якщо для реалізації необхідного обсягу пам'яті виявляється недостатньо однієї ІС ЗУ, буде потрібно модульна структура на основі декількох банків пам'яті, обираних адресним дешифратором (рис.1.13).

Сигнали управління пам'яттю (- вибір кристала і - дозвіл запису) формуються на основі системних керуючих сигналів, вироблюваних СК.


Рис 1.13 Приклад організації постійної та оперативної пам'яті


Адресні дешифратори побудовані так, щоб розділити фізичні адреси осередків ПЗУ, ОЗУ і зовнішніх пристроїв згідно обраної мапі адресного простору МПС. Мікропроцесор по сигналу Скидання починає виконувати програму з нульового адреси, тому після ПЗУ повинно мати початкові адреси. Через невеликого обсягу програм використовується незначна частина адресного простору МПС, тому може здійснюватися неповна дешифрация адрес, що скоротить апаратну складність дешифраторів.

Підсумкову структурну схему представимо у додатку 1.


. Короткий опис елементів схеми


Мікропроцесор КР580ВМ80А - функціонально закінчений однокристальний паралельний 8-розрядний мікропроцесор з фіксованою системою команд, застосовується в якості центрального процесора в пристроях обробки даних і управління. Має 16-разряздий канал адреси, що забезпечує адресацію пам'яті об'ємом до 64Кбайт, адресацію 256 пристроїв введення-виведення, а також 8-розрядний канал даних.

Мікропроцесор організований на роботу з пам'яттю, що має байтовую організацію. Формат оброблювани...


Назад | сторінка 3 з 7 | Наступна сторінка





Схожі реферати:

  • Реферат на тему: Розробка системи обміну файлами між двома комп'ютерами, в яких відомі I ...
  • Реферат на тему: Розробка структури гіпотетичного мікропроцесора і центральній частині МЕОМ ...
  • Реферат на тему: VHDL модель схеми реалізації захіщеної передачі даніх через послідовний інт ...
  • Реферат на тему: Програмований периферійний інтерфейс. Генерація звуку з забороною і без за ...
  • Реферат на тему: Розробка швидкодіючої системи контролю вологості грунту на основі мікропроц ...