1). Так як число лінійок в ОЗУ не більш двох, то дешифратор НЕ потрібно. Біти адрес лінійок розміщуються в старших розрядах заданого адресного слова.
Шестнадцатіразрядное адресне слово дозволяє адресувати максимально 2 16 = 65536 = 64К осередків пам'яті. Зазвичай ці адреси розподіляються між ОЗУ, ПЗУ і УВВ, що входять до складу цифрової системи. Якщо задане число осередків ОЗУ менше, то для їх адресації може знадобитися адресний слово з меншим числом розрядів. У цьому випадку для адресації комірок ОЗУ задіюються не всі розряди адресного слова заданої довжини (2 байти). Будемо вважати що в такому варіанті старші розряди залишаються незадіяними, тому їх вміст може бути довільним, бо воно ігнорується дешифратором адреси ОЗУ. Однак при фіксованій розрядності адресного регістра з методичних міркувань при програмуванні процесорного пристрою доцільно завантажувати нулі в незадіяні розряди адресного слова.
Режим звернення до ОП визначається значенням керуючого сигналу ЧИТАННЯ/ЗАПИС (ЧТ/ЗП) (за ГОСТ - RD/WR). При ЧТ/ЗП = 1 забезпечується режим читання інформації з ОП, при ЧТ/ЗП = 0 - режим запису в ОП. p> Спираючись на вище сказане побудуємо схему ОЗУ з ємністю 2к х 8 (рис.1). p align=center>
. . .
В
. . .
В
від УУ
В
В·
. . .
В
В·
В·
. . .
В
. . .
В
O
...
