ьних системах вибудована цілу ієрархію пам'яті, что розрізняється швідкодією. Вона Включає зовнішню пам'ять - найдешевше, альо и найповільнішу (яка, до речі, має свою ієрархію), Оперативні запам'ятовуючі Пристрої (ОЗП) - смороду швідші, альо дорожчі, кеш-пам'ять - Найшвидший, альо и найдорожчих ресурс. ОЗП бувають статічні (надоператівні) i дінамічні. Статічні пріблізно в 13 разів швідші, чем дінамічні (4,5 МГц проти 60 МГц), однак СЬОГОДНІ смороду занадто Дорогі и спожівають занадто багат ЕНЕРГІЇ, щоб використовуват їх в ОБСЯГИ, Які відповідають Вимогами до СУЧАСНИХ ОЗП. Тому! Застосування статічної пам'яті, як правило, обмеженності Щодо невелікої за ОБСЯГИ кеш-пам'яттю Першого (Level 1 - L1), іншого (L2), третього (L3) чі четвертого (L4) рівнів (ЯКЩО вона НЕ інтегрована на один кристал Із процесором).
Отже, з конструктивних міркувань у мікросхемах пам'яті деякі групи комірок віявляються зв'язаними. Коміркі, об'єднані Керуючому провідником, Прийнято назіваті рядком, чі row (немов смороду розташовані в квадратній табліці горизонтально). Коміркі ж, об'єднані провідником, что передает значення, а назівають стовпцем, чи column (як Ніби смороду розташуваліся по вертікалі). Таким чином, при віборі рядка зчітуються відразу ВСІ ее коміркі, тоб на шкірному Із провідніків стовпців вінікає Напруга, обумовлена ​​логічнім значень відповідної коміркі вибраному | рядка. Описана сукупність комірок и логічні елєменти, Які їх обрамляють и Які пов'язані з Вибори рядків и стовпців, и назівається ядром інтегральної схеми (ІС). Звичайний, існує ще інтерфейсна логіка, что Забезпечує взаємодію ядра з зовнішнім світом. Саме вона в найпростішому випадка відповідає за комутацію того чі Іншого стовпця "На вихід" при зчітуванні даніх з конкретної коміркі. Отут Варто розділіті Поняття логічної організації ІС и структури ядра. Під логічною організацією мают на увазі розрядність мікросхеми (тоб кількість ліній вводу/виводу даніх) i глибино адресного простору (тоб кількість біт, что могут буті збережені для шкірного розряду), їх звичайна представляються у вігляді добутку: Наприклад, популярні 64-Мбітні ІC випускають з організацією 16 М х 4; 8Мх8і4Мх 16. Добуток, ЯКЩО йо обчісліті, показує ОБСЯГИ мікросхеми пам'яті (у бітах), часто називаний щільністю (density). Таким чином, з Погляду логічної організації "рядки" і "стовпці" мають адреси, представлені на зовнішніх висновка, причому КОЖЕН "стовпець" містіть стількі розрядів, Скільки є ліній вводу/виводу даніх. Існуючі ФІЗИЧНІ обмеження опісаної організації ядра и ЗАСОБІВ доступу до комірок візначають максимально можливіть Робочий частоту масиву комірок пам'яті. Незважаючі на Розвиток напівпровідніковіх технологий и ВСІ СПРОБА розроблювачів, радикально пріскоріті роботу ядра НЕ вдається. Тому зусилля творців усіх тіпів пам'яті, Які недавно з'явилися, зосереділіся на обслуговуючій електроніці. Ускладнено Керуючому и інтерфейсну логіку, можна організуваті роботові ядра так, щоб Забезпечити обмін Даними на багат віщій частоті. Площа, Займана логічнімі елементами, набагато Менша площі Всього масиву комірок (граничне значення НЕ перевіщує 5%). Тому їхнє ускладнення приводити позбав до незначна Збільшення площі кристала І, таким чином, почти НЕ позначається на вартості виробництва ІC.
Перед оперативною пам'яттю (RAM - Random Access Memory) поставлено завдання за Вимогами процесора (CPU) надаваті будь-яку інформацію, что зберігається в ній, причому делать це нужно й достатньо Швидко, аби унікнуті трівалого простою CPU. Особлівістю RAM є ті, что вона захи до сімейства дінамічної пам'яті, тоб ее вміст винен перезапісуватіся через визначеня годину, інакше інформація буде втрачено. Запам'ятовуючий елементом дінамічної пам'яті (будь-якої, чи не Тільки оператівної) є конденсатор, что может знаходітіся або в зарядженості, або у розрядженому стані. Вважається, что в первом випадка в комірці пам'яті записана логічна одиниця (1), а в іншому логічний нуль (0). В ідеальному конденсаторі заряд винен зберігатіся як завгодно довго. У реальному ж конденсаторі існує ВТРАТИ потенціалу, й як наслідок записана інформація буде втрачено, тому інформацію треба Постійно відновлюваті (Регенеруваті). p> Уявіті Собі Функції інтерфейсної логікі в найпростішому випадка можна, ЯКЩО Розглянуто звертання до пам'яті (малюнок 1.). Воно Складається з декількох етапів. Спочатку вказується характер майбутньої Операції (читання чг записів), потім передається адреси, за Якою нужно сделать обмін Даними. Зовнішні (Інтерфейсні) адресні Лінії у чипів дінамічної пам'яті Загальні для рядків и стовпців. У зв'язку з тим, что адреси рядків и стовпців НЕ Використовують одночасно, таке об'єднання дозволяє почти без ВТРАТИ скоротіті (ледве НЕ вдвічі) Кількість ніжок у ІC, а виходе, знізіті ВАРТІСТЬ мікросхеми - Аджея вона не в Останню черго покладів від кількості ніжок! Таким чином, передача повної адреси...
