На початку роботи я проаналізувала декількох різних серій контролерів: AVR, PIC і МК-51. При цьому я враховувала , що контролер повинен задовольняти вимогам до розробляється пристрою за такими параметрами:
В· кількість портів 15,
В· обсяг пам'яті 2-4 кб,
В· число таймерів 2,
В· реалізовані функції,
В· бажано знайома архітектура.
В· Співвідношення ціни і якості.
Спочатку розглянемо серію AVR - ядро ​​базується на RISC архітектурі. Мається регістровий файл швидкого доступу, який містить 32 регістра загального призначення. Вони безпосередньо пов'язані з арифметико-логічним пристроєм (ALU), і потужною системою команд. При вчиненні одного тактового циклу з реєстрового файлу витягуються два операнда. При цьому виконується команда, і результат записується в регістр призначення. Продуктивність такої високоефективної архітектури у багато разів більше, ніж стандартні CISC мікроконтролери, наприклад 51 серія. p align="justify"> AVR працюють в широкому діапазоні живлячих напруг від 2,7 В до 6,0 В. Струм споживання в активному режимі залежить від величини напруги харчування і частоти, на якій працює мікроконтролер, і становить менше 1 мА для 500 кГц, 5 ... 6 мА для 5 МГц і 8 ... 9 мА для частоти 12 МГц. AVR також можуть бути переведені програмним шляхом в один з двох режимів зниженого енергоспоживання. Температурні діапазони роботи мікроконтролерів AVR - комерційний (0 ... 70 С) та індустріальний (-40 ... +85 С).
В
Рис. 1. Структурна схема AVR
Структурна схема мікроконтролера наведена на рис. 2.1. містить порти введення/виводу і інтерфейсні схеми.
Гарвардська архітектура AVR реалізує повне логічне та фізичне розділення не тільки адресних просторів, а й інформаційних шин для звернення до пам'яті програм і до пам'яті даних. Способи адресації і доступу до них також різні. Така побудова забезпечує істотне підвищення продуктивності за рахунок:
а) одночасної роботи центрального процесора як з пам'яттю програм, так і з пам'яттю даних;
б) розширення до 16 біт розрядної сітки шини даних пам'яті програм.
Наступним...
