спеціального регістра, замикається старші розряди адреси, - Reg_BD. Необхідні обсяг і швидкість заповнення буферної пам'яті змушують при виборі типу ПЛІС орієнтуватися на сімейства, що містять вбудовані блоки ОЗУ - т. Е. Типу FLEX10K. Останнє змушує включити до складу пристрою спеціальне завантажувальний ПЗП (пам'ять конфігурації ПЛІС). Сумарні витрати на комплектацію пристрою складуть суму в кілька десятків доларів. Конструктивно (як видно з малюнка) система повинна містити 5 або 6 корпусів ІС.
Малюнок 1 Варіант реалізації проекту на БІС МК фірми Atmel і БІС ПЛ фірми Altera
Другий варіант реалізації має укрупнену функціональну схему, відповідну наведеної малюнку 2. Основу проекту складає ПЛІС класу SOPC generic, конфігурація якої включає МП -ядро (на базі стандартної мегафункціі) і необхідну додаткову логіку: вихідний регістр Reg_D , регістр формування адреси пам'яті команд Rеg_BD, вхідні регістри Reg_A, Reg_B і Reg_C, буфурное ОЗУ (RAM) і автомати, що керують роботою ADC і ОЗУ (Avt_RAM). Крім БІС ПЛ схема містить додаткові елементи: ІС времязадающего генератора (OSC), ІС ПЗУ конфігурації (EEPROM config), ІС ПЗУ команд (EEPROM Instuction), ІС аналогового комутатора (MUX) і ІС АЦ перетворювача (ADC). Оскільки мегафункція мікроконтролера в цьому варіанті реалізації вимагає (залежно від швидкісних вимог) від 2400 до 2860 логічних осередків, то для втілення проекту знадобиться БІС ПЛ класу не нижче 10К50.
Малюнок 2 - Варіант реалізації проекту на БІС ПЛ класу SOPC generic
Вартість її у варіанті сімейства FLEX10K перевищить 200 доларів, тому орієнтація на такий проект буде економічно невиправданою при випуску навіть дослідної партії пристроїв. Реалізація цього варіанту може мати зміст тільки для прискорення проектних робіт. Переклад проекту на більш сучасні типи ПЛІС (наприклад, схеми класу АСЕХ) істотно покращує економічні показники (вартість БІС не перевищить 30 доларів), проте це призводить до необхідності побудови системи з різними (5 і 3,3) рівнями живлячих напруг.
Третій варіант реалізації (малюнок 3) є найекономічнішим по числу необхідних для реалізації системи числа мікросхем. Основу схеми утворюють дві БІС (ВІС ADuC812 фірми Analog Devices і БІС ПЛ фірми Altera). БІС ADuC812 фірми Analog Devices розробники віднесли до класу мікропреобразователей (MicroConverter), оскільки вона містить на одному кристалі мікроконтролер, пам'ять, АЦП і ЦАП. Для реалізації пристрою додатково потрібно одна БІС конфігураційного ПЗУ (EPROM) і одна ІС времязадающего генератора (OSC).
Малюнок 3 - Варіант реалізації проекту на БІС ADuC812 і BІC ПЛ EPX10K10
Структура пристрої, конфигурируемого в БІС ПЛ, зберігає елементи попередніх варіантів. Вартість БІС класу ADuC812 фірми Analog Devices не перевищує 15 доларів, але і вартість БІС ЕРХ10К10 фірми Altera трохи більше 10 доларів. Придбання засобів, супроводжуючих розробку, може потребувати витрат близько 100 доларів.
Останній варіант малюнок 4, що спирається на продукцію фірми Triscend, зажадає для своєї реалізації, крім БІС сімейства Е5, чотирьох схем СІС (організація БІС сімейства Е5 дозволяє об'єднати в одній БІС ПЗУ пам'ять команд МК і пам'ять конфігурації БІС ПЛ - EEPROM). Блоки, реалізовані конфігурується системною логікою (CSL) кристала Е5, функціонально збігаються з блоками, розміщеними в БІС ПЛ попереднього варіанту.
Малюнок 4- Варіант реалізації проекту на БІС ПЛ класу SOPC фірми Triscend E5
Вартість БІС сімейства залежно від тактової частоти і кількості конфігурованих осередків системної логіки може коливатися від 10 до 100 доларів. Сформульовані вимоги спричинять за собою використання ІС з логічними ресурсами, характерними для БІС типу ТЕ5002, що значно здорожить проект до 170 доларів. Основною перевагою останнього варіанту, крім мінімізації числа корпусів ІС, є висока надійність продукції, простота відладки дослідної партії і легкість контролю кінцевої продукції при серійному виготовленні. Саме це і дозволяє на ньому зупинитися. Додатковими факторами, що визначають доцільність реалізації проекту на кристалах типу SOPC (у прикладі - БІС фірми Triscend), є можливість вдосконалення та модернізації проекту, включаючи повну зміну апаратної й програмної начинки кристала (т. Е., Практично, реалізацію інших проектів), без будь-або конструктивних змін.
2. Конструкторський розділ
. 1 Побудова функціональної моделі
Функції між SW і HW до стандартних для всіх МП-систем обладнання відповідають малюнку 5. Необхідність апаратної реалізації порівняння вмісту регістра установок з даними каналів В і С, так само як апаратна підтримка режиму запи...
